

Problema 6

Mostramos la evolución de las primeras iteraciones:

ITERACIÓN 1	ISSUE	EXECUTE	WRITE	Load	Suma	Store
loop: LD F4, Y(R1)	1	2-5	6	1	0	0
LD F2, Z(R1)	2	6-9 (M no segm.)	10	2	0	0
ADDD F4,F0,F4	3	7-9	11 (CDB)	2	1	0
ADDD F4,F2,F4	4	12-14	15	2	2	0
SD T(R1), F4	5	16-19		2	2	1
BNEZ R1,loop	6	7		2	2	1
SUB R1,R1,#8	7	8	9	1	2	1

ITERACIÓN 2	ISSUE	EXECUTE	WRITE	Load	Suma.	Store
loop: LD F4, Y(R1)	8	10-13	14	2	2	1
LD F2, Z(R1)	11 (ERs)	14-17 (M no seg.)	18	2	2	1
ADDD F4,F0,F4	12	15-17	19	2	2	1
ADDD F4,F2,F4	13	20-22	23	2	3	1
SD T(R1), F4	14	24-27		2	3	2
BNEZ R1,loop	15	16		1	3	2
SUB R1,R1,#8	16	17	20	1	2	2

Etc., Etc.

ITERACIÓN 3	ISSUE	EXECUTE	WRITE	Load	Suma	Store
loop: LD F4, Y(R1)	17	21-24	25	2	2	2
LD F2, Z(R1)	19	25-28	29	2	2	2
ADDD F4,F0,F4	20	26-28	30	2	2	1
ADDD F4,F2,F4	21	31-33	34	2	3	1
SD T(R1), F4	22	35-38		2	3	2
BNEZ R1,loop	23	24		2	3	2
SUB R1,R1,#8	24	25	26	2	2	2

ITERACIÓN 4	ISSUE	EXECUTE	WRITE	Load	Suma	Store
loop: LD F4, Y(R1)	26	29-32	33	2	2	2
LD F2, Z(R1)	30	33-36	37	2	2	1
ADDD F4,F0,F4	31	34-36	38	2	2	1
ADDD F4,F2,F4	32	39-41	42	2	3	1
SD T(R1), F4	33	43-46		2	3	2
BNEZ R1,loop	34	35		1	3	2
SUB R1,R1,#8	35	36	39	1	2	2

ITERACIÓN 5	ISSUE	EXECUTE	WRITE	Load	Suma	Store
loop: LD F4, Y(R1)	36	40-43	44	2	2	2
LD F2, Z(R1)	38	44-47	48	2	2	2
ADDD F4,F0,F4	39	45-47	49	2	2	1
ADDD F4,F2,F4	40	50-52	53	2	3	1
SD T(R1), F4	41	54-57		2	3	2
BNEZ R1,loop	42	43		2	3	2
SUB R1,R1,#8	43	44	45	2	2	2

ITERACIÓN 6	ISSUE	EXECUTE	WRITE	Load	Suma	Store
loop: LD F4, Y(R1)	45	48-51	52	2	2	2
LD F2, Z(R1)	49	52-55	56	2	2	1
ADDD F4,F0,F4	50	53-55	57	2	2	1
ADDD F4,F2,F4	51	58-60	61	2	3	1
SD T(R1), F4	52	62-65		2	3	2
BNEZ R1,loop	53	54		1	3	2
SUB R1,R1,#8	54	55	58	1	2	2

ITERACIÓN 7	ISSUE	EXECUTE	WRITE	Load	Suma	Store
loop: LD F4, Y(R1)	55	59-62	63	2	2	2
LD F2, Z(R1)	57	63-66	67	2	2	2
ADDD F4,F0,F4	58	64-66	68	2	2	1
ADDD F4,F2,F4	59	69-71	72	2	3	1
SD T(R1), F4	60	73-76		2	3	2
BNEZ R1,loop	61	62		2	3	2
SUB R1,R1,#8	62	63	64	2	2	2

Podemos observar que a partir de la 4ª iteración el patrón se repite cada dos iteraciones (el comportamiento de las iteraciones 4 -5 es el mismo que el de las iteraciones 6-7, 8-9, etc) con lo que podemos establecer el tiempo de ejecución en función del número n de elementos del vector (que coincide con el número de iteraciones del bucle).

En el patrón que se repite (2 iteraciones) se ejecutan 14 instrucciones en 19 ciclos: desde el LD F4 de la it 4 (ciclo 26) hasta el LD F4 de la it 6 (ciclo 45).

$$T = N * CPI / f$$

$$CPI=19/14; \quad N = 7*n$$

$$T = \frac{7*n*(19/14)}{100 * 10^6}$$

$$T = (9,5 * n) / 10^8 = 9,5*n*(10^{-8}) = 95*n \text{ nanoseg.}$$

Problema 7

Instrucción	Issue Emisión	Ejecución	Escribe resultado
ADDD F2,F2,F4	1	2-4	5
ADDD F0,F4,F0	2	3-5	6
MULTD F4,F2,F0	3	7-10 (LDE)	11
ADDD F6, F0,F0	6 (E.R)	7-9	10
DIVD F4,F4,F6	12 (E.R)	13-22	23
ADDD F2,F6,F6	13	14-16	17
ADDD F0,F2,F6	14	18-20 (LDE)	21
MULTD F2,F2,F0	24 (E.R)	25-28	29

Problema 8

Instrucción	Issue Emisión	Ejecución	Escribe resultado
DIVD F2, F2, F6	1	2-13	14
ADDD F4, F6, F4	2	3-5	6
MULD F8, F2, F4	3	15-20(*)	21
DIVD F0, F6, F4	15(\$)	16-27	28
ADDD F2, F4, F0	16	29-31(*)	32
ADDD F8, F8, F10	17	22-24(*)	25
MULD F0, F2, F8	22(\$)	33-38(*)	39
SUBD F12, F2, F4	26(\$)	33-35(*)	36

(*): LDE

(\$): Riesgo estructural (no suficientes estaciones de reserva).

Problema 9

A)

		ISSUE	EJECUCIÓN	WRITE
1	LD F2 0(R1)	1	2-3	4
2	MULD F4,F2,F0	2	5-6-7 (LDE CON 1)	8
3	LD F6 0(R2)	3	4-5	6
4	DIVD F4,F6,F4	4	9-14(LDE CON 2)	15
5	SD 0(R1) F4	5	16-17(LDE CON 4)	
6	MULD F4,F6,F0	6	7-8-9	10
7	ADD F4,F8,F2	7	8-9	11 (BCD CON 6)
8	ADDI R1,R1,#1	8	9	12 (BCD CON 6 Y 7)
9	ADDI R2,R2,,#8	9	10	13 (BCD CON 7 Y 8)
10	SGTI R3,R2,DONE	13 (ESTRUCTURAL HASTA QUE LIBERA 8)	14	16 (BCD CON 4)
11	BNEZ R3,LOOP	14	17 (LDE CON 10)	

B)

Recordar que con ROB no existen estaciones de reserva de store sino que se incluyen en el ROB. De manera que en el ROB se pueden realizar dos escrituras simultáneas, y en las instrucciones de store con dependencias del tipo LDE el dato se envía directamente al ROB. Esta es la razón por la que las instrucciones de DIVD y store escriben en el ROB en el mismo ciclo de reloj. La información y la etiqueta que se envía es la misma para ambas.

		ISSUE	EJECUCIÓN	WRITE	COMMIT
1	LD F2 0(R1)	1	2-3	4	5
2	MULD F4,F2,F0	2	5-6-7	8	9
3	LD F6 0(R2)	3	4-5	6	10
4	DIVD F4,F6,F4	4	9-14(LDE CON 2)	15	16
5	SD 0(R1) F4	5		15 (LDE CON 4)	17
6	MULD F4,F6,F0	6	7-8-9	10	18
7	ADD F4,F8,F2	7	8-9	11 (BCD CON 6)	19
8	ADDI R1,R1,#1	8	9	12 (BCD CON 6 Y 7)	20
9	ADDI R2,R2,,#8	9	10	13 (BCD CON 7 Y 8)	21
10	SGTI R3,R2,DONE	13 (ESTRUCTURAL HASTA QUE LIBERA 8)	14	16 (BCD CON 4)	22
11	BNEZ R3,LOOP	14	17 (LDE CON 10)	18	23