



# Electrónica Digital

---

---

Tema 7: **Circuitos Digitales.**

**Sistemas Secuenciales: Biestables, Registros  
y Contadores. (3/3)**


---




- Introducción
  - Circuitos digitales con Memoria
  
- Biestables
  - Elementos de Memoria elementales. Nociones y algunos tipos.
  
- Registros
  - Elementos de memoria compuestos.
  
- Contadores
  - Circuitos de cuenta y temporización
  
- Sistemas secuenciales
  - Máquinas de Estado

### □ Tipos de sistemas digitales:

- **Combinacionales:** aquellos circuitos cuyas salidas, en un determinado instante, son función exclusivamente del valor de las entradas en ese instante. Entradas iguales dan lugar a las mismas salidas.




- **Secuenciales:** aquellos circuitos en los que las salidas dependen de las entradas en el instante actual y en los anteriores. **Tienen memoria**, organizada mediante elementos básicos **biestables**. Entradas iguales pueden generar salidas distintas.





# Autómatas de estados finitos

## Definición y Nomenclatura



El estado a "grosso modo" será cierta información guardada a través de una determinada combinación de salida de los biestables

$p$  elementos de memoria (biestables)  $\rightarrow 2^p$  estados (máximo)

### □ Circuito lógico que:

- Puede mantener indefinidamente un estado lógico (siempre y cuando el dispositivo esté alimentado)
- Permite modificar su estado externamente

### □ Clasificación según sincronía:


- Biestables asíncronos: Los cambios en la salida se producen siempre que hay un cambio en la entrada
- Biestables síncronos: Los cambios en la salida se producen cuando se active la señal de sincronismo (reloj → suele ser una señal cuadrada):
  - Por nivel (latch), reloj=*enable*
  - Por flanco (flip-flops)

### □ Clasificación por funcionalidad:


- R-S
- D
- J-K




### □ Simbología general y nomenclatura:




R-S asíncrono



D síncrono,  
activo por nivel (alto)



D síncrono,  
activo por flanco ascendente:  $\uparrow$



J-K síncrono,  
activo por flanco descendente:  $\downarrow$

Nota.- Distintas representaciones de la salida Q invertida ( $QN$ ,  $\bar{Q}$ ,  $Q\bar{\phantom{Q}}$ )

- Para determinar el próximo nivel a la salida (Q) de un biestable, será necesario:
  - Saber el valor de TODAS sus entradas, que se extrae de los datos del circuito a partir de:
    - cronogramas (o tablas) que describen la evolución temporal de las señales de entradas,
    - expresiones algebraicas ( $J=1$ ,  $K=A \oplus B$  ...)
  - Conocer cuál era el estado previo (Q) del biestable
- En un biestable: entradas iguales podrán generar salidas distintas, dependiendo del estado previo (Q) del mismo




# Biestables

## Biestable D activo por nivel (D LATCH)



- La salida Q sigue a la entrada D validada con E




E	D	$Q_{t+1}$	$QN_{t+1}$
1	0	0	1
1	1	1	0
0	X	$Q_t$	$QN_t$

Código VHDL

```

process (D, E)
begin
    if E = '1' then
        Q <= D;
        QN <= not D;
    end if;
end process;

```



Dato.-  $Q(t=0)=0$

¿Variaciones si  $\bar{E}$  (señal E fuera activa a nivel bajo)?






# Biestables

## Biestable D activo por flanco




- La salida Q sigue a D en flancos activos de CLK



CLK	D	$Q_{t+1}$	$QN_{t+1}$
↑	0	0	1
↑	1	1	0
0	X	$Q_t$	$QN_t$
1	X	$Q_t$	$QN_t$

Código VHDL

```
process (CLK)
begin
  if CLK'event and CLK = '1' then
    Q <= D;
    QN <= not D;
  end if;
end process;
```



Dato.-  $Q(t=0)=0$

¿Variaciones si CLK fuese activa en los flancos descendentes?





# Biestables

## Biestable D activo por flanco




- Comparación de biestable activo por nivel y por flanco



Dato.-  $Q_1(t=0)=Q_2(t=0)=0$



- Parámetros temporales (ej: tipo D activo por  $\uparrow$ ):
  - Retardos de propagación (en la salida, Q o QN, desde cambio en CLK)
  - Tiempo de "setup" (entr. D antes del flanco de CLK)
  - Tiempo de "hold" (entr. D después del flanco de CLK)






# Biestables

## Biastable J-K activo por flanco



### □ J-K activo por flanco:



J	K	CLK	$Q_{t+1}$	$QN_{t+1}$
0	0	↓	$Q_t$	$QN_t$
0	1	↓	0	1
1	0	↓	1	0
1	1	↓	$QN_t$	$Q_t$
X	X	0	$Q_t$	$QN_t$
X	X	1	$Q_t$	$QN_t$


Con J y K ambas activadas: biestable conmuta al estado contrario (Q) del que tenía

### Código VHDL

```

process (CLK)
begin
  if CLK'event and CLK = '1' then
    if J = '1' and K = '0' then
      Q <= '1';
      QN <= '0';
    elsif J = '0' and K = '1' then
      Q <= '0';
      QN <= '1';
    elsif J = '1' and K = '1' then
      Q <= QN;
      QN <= Q;
    end if;
  end if;
end process;

```



Dato.-  $Q(t=0)=0$




### □ Entradas asíncronas (**Preset** y/o **Clear**):

- **Son prioritarias:** Ignoran señales de sincronismo (reloj)
- **Entradas síncronas sólo funcionarán cuando las asíncronas estén inactivas**
- Entre las asíncronas también habrá prioridad

Código VHDL


```
process (CLK,CLEAR,PRESET)
begin
  if CLEAR = '1' then
    Q <= '0';
    QN <= '1';
  elsif PRESET = '0' then
    Q <= '1';
    QN <= '0';
  elsif CLK'event and CLK = '1' then
    if J = '1' and K = '0' then
      Q <= '1';
      QN <= '0';
    elsif J = '0' and K = '1' then
      Q <= '0';
      QN <= '1';
    elsif J = '1' and K = '1' then
      Q <= QN;
      QN <= Q;
    end if;
  end if;
end process;
```





# Biestables


## Ejemplos de circuitos con biestables



$$D_0 = QN_0 \ ; \ D_1 = QN_1 \ ; \ \text{CLK}_1 = \overline{CLK}$$



Útil pintar  $CLK_1$  ( $D_0$  y  $D_1$  no, porque conocemos cómo funcionan estos biestables cuando  $D=QN$ )



Datos.- Salidas de todos los biestables a nivel bajo (L) en  $t=0$



- En sistemas secuenciales:
  - Elementos básicos de memoria (biestables)
  - Capacidad de almacenamiento limitada
    - cada biestable almacena un bit
  - Capacidad de control
  
- Buscaremos aplicaciones que extiendan la potencia y la capacidad de esos elementos básicos:
  - incrementando la capacidad de almacenamiento: **registros**
  - realizando tareas relacionadas con el *conteo* de eventos: **contadores**



### □ Definición:

- Circuito lógico capaz de almacenar (*registrar*) una cantidad limitada de información durante un determinado tiempo
- Están compuestos por biestables tipo D agrupados
- También tendrán mecanismos de *control*
  - pueden tener señales de: Clear, Shift/Load, Enable...

### □ Clasificación:

- Registros de almacenamiento:
  - Almacenan información
- Registros de desplazamiento:
  - Almacenan y permiten el *desplazamiento* de su contenido





# Registros


## Registros de almacenamiento




### □ Registros de almacenamiento:

#### ■ Basados en flip-flops tipo D

□ Con entradas y salidas de datos, señal de reloj y señal/es de control



Modos de operación	Entradas			Salidas
	CLR	CLK	I <sub>i</sub>	Q <sub>i</sub> <sub>t+1</sub>
Reset (clear)	0	X	X	0
Load "1"	1	↑	1	1
Load "0"	1	↑	0	0





### □ Registros de desplazamiento:

#### ■ Basados en flip-flops tipo D

□ La información se irá pasando de biestable en biestable


### □ Clasificados en función de su comportamiento E/S:

#### ■ Entrada serie–salida serie

#### ■ Entrada serie–salida paralelo

#### ■ Entrada paralelo–salida serie

#### ■ Entrada paralelo–salida paralelo






# Registros



## Registros de desplazamiento



### □ Entrada serie – salida paralelo:



Entradas			Salidas			
$\overline{\text{CLR}}$	$\overline{\text{CLK}}$	SI	$Q0_{t+1}$	$Q1_{t+1}$	$Q2_{t+1}$	$Q3_{t+1}$
0	X	X	0	0	0	0
1	0 o 1	X	$Q0_t$	$Q1_t$	$Q2_t$	$Q3_t$
1	↓	si	si	$Q0_t$	$Q1_t$	$Q2_t$






### □ Registro de desplazamiento universal:

■ Dispone de terminales de control (C1 y C0, síncronos) para elegir:

- Mantener datos
- Desplazar a derechas
- Desplazar izquierdas
- Cargar datos en paralelo




CLR	C1	C0	CLK	SRI	SLI	I0	I1	I2	I3	Q0 <sub>t+1</sub>	Q1 <sub>t+1</sub>	Q2 <sub>t+1</sub>	Q3 <sub>t+1</sub>
1	X	X	X	X	X	X	X	X	X	0	0	0	0
0	0	0	↑	X	X	X	X	X	X	Q0 <sub>t</sub>	Q1 <sub>t</sub>	Q2 <sub>t</sub>	Q3 <sub>t</sub>
0	0	1	↑	sri	X	X	X	X	X	sri	Q0 <sub>t</sub>	Q1 <sub>t</sub>	Q2 <sub>t</sub>
0	1	0	↑	X	sli	X	X	X	X	Q1 <sub>t</sub>	Q2 <sub>t</sub>	Q3 <sub>t</sub>	sli
0	1	1	↑	X	X	i0	i1	i2	i3	i0	i1	i2	i3



### □ 74HC164:

#### Connection and Logic Diagrams



#### Truth Table

Inputs				Outputs			
Clear	Clock	A	B	QA	QB	...	QH
L	X	X	X	L	L		L
H	L	X	X	Q <sub>AO</sub>	Q <sub>BO</sub>		Q <sub>HO</sub>
H	↑	H	H	H	Q <sub>An</sub>		Q <sub>Gn</sub>
H	↑	L	X	L	Q <sub>An</sub>		Q <sub>Gn</sub>
H	↑	X	L	L	Q <sub>An</sub>		Q <sub>Gn</sub>

H = High Level (steady state), L = Low Level (steady state)

X = Irrelevant (any input, including transitions)

↑ = Transition from low to high level.

Q<sub>AO</sub>, Q<sub>BO</sub>, Q<sub>HO</sub> = the level of Q<sub>A</sub>, Q<sub>B</sub>, or Q<sub>H</sub>, respectively, before the indicated steady state input conditions were established.


Q<sub>An</sub>, Q<sub>Gn</sub> = The level of Q<sub>A</sub> or Q<sub>G</sub> before the most recent ↑ transition of the clock; indicated a one-bit shift.

**Nota.-** Si se llamase SI = A AND B, en modo desplazamiento, al llegar el flanco activo,  $Q_A(t+1)=SI$



### □ 74HC165:

#### Connection Diagram



#### Function Table

Shift/ Load	Clock Inhibit	Clock	Serial	Inputs	Internal Outputs		Output QH
				Parallel A . . . H	QA	QB	
L	X	X	X	a . . . h	a	b	h
H	L	L	X	X	QA0	QB0	QH0
H	L	↑	H	X	H	QAN	QGN
H	L	↑	L	X	L	QAN	QGN
H	H	X	X	X	QA0	QB0	QH0

H = High Level (steady state), L = Low Level (steady state)

X = Irrelevant (any input, including transitions)

↑ = Transition from low to high level

QA0, QB0, QH0 = The level of QA, QB, or QH, respectively, before the indicated steady-state input conditions were established.

QAN, QGN = The level of QA or QG before the most recent ↑ transition of the clock; indicates a one-bit shift.

**Nota.-** Un nombre más acorde para el pin Clock Inhibit, de acuerdo a la función que realiza, sería Clock Enable (algunos fabricantes lo llaman así)



### □ Definición:

- Circuito lógico capaz de generar (contar, *en código binario*) el número de flancos activos de reloj recibidos
- Siempre generan *secuencia cíclica*

### □ Clasificación según relación con reloj:

#### ■ Síncronos:

- El *mismo* reloj llega a todos los biestables (cambian todos a la vez)

#### ■ Asíncronos:

- Puede haber relojes distintos atacando a los biestables (cambian en distintos instantes)



- Clasificación según sentido de cuenta:
  - Ascendente
  - Descendente
- Módulo de un contador:
  - Longitud del ciclo que se repite ( $N^{\circ}$  de estados)
- Información sobre su funcionamiento:
  - En cronogramas y tablas de las *datasheets*
- Suelen estar constituidos por biestables J-K (modo T) síncronos por flanco:
  - $n^{\circ}$  biestables =  $n^{\circ}$  bits del código de la secuencia
    - cada biestable aporta un bit del código (menor peso...)






# Contadores

## Contadores asíncronos



□ Ascendente, binario, 4 bits:



# Contadores

## Contadores universales

### □ Modo:

- Cuentan Binario/BCD


### □ Terminales:

- Típicos de control (Cl, Load...)
  - A veces tienen:
    - clock inhibit, 2 enables ...

S  
A  
L  
I  
D  
A

- **RCO**: Indica si se ha llegado al fin de cuenta (usual. durante  $0,5T_{CLK}$ )
- **Mx/Mn** (MáxMin): Como RCO, (lo indica normal. durante un  $T_{CLK}$ )


- Algunos, contadores bidireccionales, tienen entradas de\_reloj independ. para contar Up y Down (en lugar de señal U/D):  
 $CLK_U$  y  $CLK_D$  (para cuenta ascendente se introducen los flancos a contar por pin  $CLK_U$  y para descendente por  $CLK_D$ )





### □ Ejemplo contador bidireccional

**Mx/Mn se activa a nivel '1' (durante un  $T_{CLK}$ ):**  
 cuando en cuenta ascendente  $Q[3:0]=1111$   
 cuando en cuenta descendente  $Q[3:0]=0000$



$\overline{CLR}$	EN	CLK	$\overline{LOAD}$	U/D	I0	I1	I2	I3	$Q0_{t+1}$	$Q1_{t+1}$	$Q2_{t+1}$	$Q3_{t+1}$
0	X	X	X	X	X	X	X	X	0	0	0	0
1	0	X	X	X	X	X	X	X	$Q0_t$	$Q1_t$	$Q2_t$	$Q3_t$
1	1	↑	0	X	$i_0$	$i_1$	$i_2$	$i_3$	$i_0$	$i_1$	$i_2$	$i_3$
1	1	↑	1	1	X	X	X	X	cuenta ascendente			
1	1	↑	1	0	X	X	X	X	cuenta descendente			




# Contadores

## Contadores comerciales



### □ 74x193



#### Notes

1. H = HIGH voltage level  
L = LOW voltage level  
X = don't care  
↑ = LOW-to-HIGH clock transition

Para indicar fin de cuenta (como RCO)

2.  $\overline{TC}_U = CP_U$  at terminal count up (HHHH)
3.  $\overline{TC}_D = CP_D$  at terminal count down (LLLL)


#### Function table

OPERATING MODE	INPUTS								OUTPUTS					
	MR	$\overline{PL}$	$CP_U$	$CP_D$	D <sub>0</sub>	D <sub>1</sub>	D <sub>2</sub>	D <sub>3</sub>	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	Q <sub>3</sub>	$\overline{TC}_U$	$\overline{TC}_D$
reset (clear)	H	X	X	L	X	X	X	X	L	L	L	L	H	L
	H	X	X	H	X	X	X	X	L	L	L	L	H	H
parallel load	L	L	X	L	L	L	L	L	L	L	L	L	H	L
	L	L	X	H	L	L	L	L	L	L	L	L	H	H
	L	L	L	X	H	H	H	H	H	H	H	H	L	H
count up	L	L	H	X	L	L	L	L	L	L	L	L	H	H
	L	L	X	H	L	L	L	L	L	L	L	L	H	H
	L	L	H	X	H	H	H	H	H	H	H	H	L	H
count up	L	H	↑	H	X	X	X	X	count up				H <sup>(2)</sup>	H
count down	L	H	H	↑	X	X	X	X	count down				H	H <sup>(3)</sup>



### 74x193

Typical clear, load and count sequence



- (1) Clear overrides load, data and count inputs.
- (2) When counting up the count down clock input (CP<sub>D</sub>) must be HIGH, when counting down the count up clock input (CP<sub>U</sub>) must be HIGH.

**Sequence**

Clear (reset outputs to zero);  
 load (preset) to binary thirteen;  
 count up to fourteen, fifteen,  
 terminal count up, zero, one  
 and two;  
 count down to one, zero,  
 terminal count down, fifteen,



### Autómata de Mealy



Función de salida (**g**)  $z^t = \mathbf{g} [x^t, q^t]$  Función de transición (**f**)  $q^{t+1} = \mathbf{f} [x^t, q^t]$

### Autómata de Moore



Función de salida (**g**)  $z^t = \mathbf{g} [q^t]$  Función de transición (**f**)  $q^{t+1} = \mathbf{f} [x^t, q^t]$



# Autómatas de estados finitos

## Fundamentos: definiciones




- El **ESTADO** es toda la información que se necesita saber (almacenar) para dadas las entradas en unos instantes determinados, deducir las correspondientes salidas (y próximos estados)
  - El estado define la situación del sistema en todo momento.
  - El sistema está en cualquier instante en un estado perfectamente definido de entre un número posible, finito, de estados (FSM: Finite State Machine).
- El sistema evoluciona realizando una **TRANSICIÓN** entre un estado (*estado actual*) y otro estado (*próximo estado o estado siguiente*). Sistema síncrono: transiciones en flancos de *clk*
- Las transiciones se realizan, desde cada estado, dependiendo de los valores de las **ENTRADAS** que recibe el sistema
- El sistema entrega **SALIDAS**, que pueden generarse:
  - A partir del estado actual (Moore),
  - A partir del estado actual y de las entradas (Mealy)
- Las máquinas de estados finitos se describen por medio de:
  - Grafos y tablas de estados




### Grafos

#### Autómata de Moore



#### Autómata de Mealy



En **Moore**:  $z^t$  (salida) sólo depende de  $q^t$  (estado actual)

- $z^t$  cambiará solo en los flancos activos ( $\lrcorner$ ) de CLK (como  $q^t$ )

En **Mealy**:  $z^t$  depende de  $x^t$  (entrada) y de  $q^t$  (estado actual)

- $z^t$  puede cambiar en cualquier instante que lo haga  $x^t$  o en un  $\lrcorner$  (como  $q^t$ )

En **Moore y Mealy**:  $q^{t+1}$  (estado siguiente) depende de  $x^t$  y de  $q^t$








# Autómatas de estados finitos

## Fundamentos: ejemplos



**Ejemplo 1:** Contador de 2 bits y cuenta ascendente/descendente en función de señal  $U/\bar{D}$

**Moore**



- **Estados:** ( $q_0, q_1, q_2, q_3$ ) valores de cuenta
- **Salidas:**  $Z_1 Z_0$

**¡¡IMPORTANTE!!**- Contadores, registros y circuitos cuyas salidas cambien típicamente en los flancos activos de clk se harán con máquinas de Moore, que tendrán **como mínimo** tantos estados como salidas posibles.




# Autómatas de estados finitos

## Fundamentos: ejemplos





**Ejemplo 2:** Sumador (con grafo Mealy) de dos datos que llegan en serie, por parejas, sincronizados con los flancos activos de CLK, comenzando por los bits de menor peso. El resultado se va presentando a la salida en serie a medida que se va generando, teniendo en cuenta los posibles acarrees producidos



X: ... 0 0 1 0 1 1 1 1 0 1 0 ...  
Y: ... 0 1 1 0 0 1 1 0 0 1 1 ...  
Z: ... 0 1 0 1 1 0 1 0 1 0 0 ...

### Mealy



#### Estados:

- $q_0$ : estado con acarreo=0
- $q_1$ : estado con acarreo=1






# Autómatas de estados finitos

## Fundamentos: ejemplos





**Ejemplo 3:** Detector cíclico de la secuencia 101, con reset asíncrono.  
Un mismo bit no puede pertenecer a más de una secuencia válida



- **Estados:**

- $q_0$ : ningún bit válido (ó 3<sup>er</sup> bit válido recibido)
- $q_1$ : 1<sup>er</sup> bit válido recibido
- $q_2$ : 2<sup>o</sup> bit válido recibido



- **Estados:**

- $q_0$ : ningún bit válido recib.
- $q_1$ : 1<sup>er</sup> bit válido recibido
- $q_2$ : 2<sup>o</sup> bit válido recibido
- $q_3$ : 3<sup>er</sup> bit válido recibido



# Comparación entre los autómatas de Moore y de Mealy




- ❑ Todos los circuitos secuenciales síncronos pueden implementarse tanto como autómatas de Moore como de Mealy
- ❑ Menor complejidad del circuito cuando se resuelve como autómata de Mealy
- ❑ En los autómatas de Mealy las modificaciones en las entradas provocan cambios en la salida en el momento en el que se producen
- ❑ En los autómatas de Moore las salidas solamente cambian cuando se produce un flanco de reloj y cambia el estado
- ❑ Solamente utilizaremos autómatas de Mealy:
  - cuando los cambios en las entradas del circuito estén sincronizados con la señal de reloj, o
  - cuando los cambios en otros momentos no afecten negativamente al funcionamiento del sistema global




# Comparación entre autómatas de Moore y Mealy: complejidad relativa




## Autómata de Moore



Reset



## Autómata de Mealy



Reset

