

## ***Procesadores Vectoriales***

Un procesador vectorial proporciona instrucciones que trabajan sobre vectores.

Una sola instrucción de vectores es equivalente a un lazo completo en el que se procesa un elemento a la vez.

Esto ahorra:

- El uso y actualización de índices
  - De control del bucle.
  - De indexación al elemento adecuado en cada iteración.
- Los saltos tras cada iteración al comienzo del bucle
- La búsqueda (fetch) de todas las instrucciones del bucle

Propiedades de las operaciones con vectores que propician el paralelismo:

- Cada resultado es independiente de los resultados previos
  - No hay riesgos RAW
- Los accesos a memoria tienen un patrón conocido porque:
  - Se explota el principio de localidad
    - Los elementos están en lugares contiguos, o
    - En lugares a distancia uniforme
- Como sustituyen a bucles, los riesgos de control disminuyen al no existir saltos

## ***Arquitectura Vectorial básica***

Un procesador vectorial consta, típicamente, de:

- Una Unidad Escalar segmentada ordinaria
- Una Unidad Vectorial.
  - Todas las Unidades funcionales dentro de la unidad vectorial tienen una latencia de varios ciclos de reloj.

Tipos de arquitecturas vectoriales

- Procesadores *Registro-Vector (RV)*
  - Todas las operaciones ALU son entre registros (registro-vector)
  - Operaciones de carga y almacenamiento trasladan datos entre memoria y registro-vector

Desde los años 90, son las más importantes

- Ejemplos: Cray Research: CRAY-1, CRAY-2, X-MP, Y-MP  
japoneses: NEC SX/2 Fujitsu VP200


- Procesadores *Vector Memoria-Memoria*

Todas las operaciones de vectores son entre memoria y memoria.

Los primeros computadores vectoriales fueron así

- Ej: los CDC's

# Estructura básica vectorial RV



# Características DLXV

- Extensión de DLX para P. Vectorial
- No usa CACHE sino MP
  - Acceso simultaneo a memoria con escalares
    - escalares a MCD y vectoriales a MP
  - Unidades carga-almacenamiento segmentadas
    - tras latencia inicial se transfiere una componente por ciclo de reloj
- Registros especiales:
  - De longitud vectorial: vlr
  - De máscaras vectorial: vm

# Instrucciones vectoriales: DLXV

- `addv V1,V2,V3`       $V1 \leftarrow V2 + V3$       suma cada elemento
- `addsv V1, F0, V2`       $V1 \leftarrow V2 + F0$       suma F0 a cada elemento
- `lv V0, n(r1)`       $V0 \leftarrow M(n+r1)$       carga tantos como `vlr`
- `movi2s vlr, r1`       $vlr \leftarrow r1$       longitud del vector
- `sv n(r2), v1`       $M(n+r2) \leftarrow v1$       almacena V1 desde
- `lvws v1,r1,r2`      Load Vector v1 from M(r1) With Separation r2
- `svws r1,r2,v1`      Store...

# Instrucciones vectoriales: DLXV

- CVI      V1, R1      Create Vector Index V1 con los valores:
  - $0 \cdot R1$  en V1(0),
  - $1 \cdot R1$  en V1(1),
  - $2 \cdot R1$  en V1(2),
  - $3 \cdot R1$  en V1(3)... un vector de índices
- SVI      R3, V1, V2       $M(R3+V1) \leftarrow V2$  :
  - $M(R3+V1(0)) \leftarrow V2(0)$
  - $M(R3+V1(1)) \leftarrow V2(1)$
  - $M(R3+V1(2)) \leftarrow V2(2)$  . V1 es un índice, R3 dir comienzo





## ; Código vectorial DLX ISA

main:

```
addi    r4,r0,64        ; 64 elementos

ld      f0,cte(r0)      ; f0 escalar
movi2s  vlr,r4          ; vlr : longitud de los vectores

lv      v0,x(r0)
multsv  v1,f0,v0        ; multsv multiply scalar * vector

lv      v2,y(r0)
addv    v3,v1,v2        ; v3 ← v1 + v2 add vectores

sv      z(r0),v3        ; store vector
```

; Código en máquina escalar (convencional) DLX ISA

```
ini:   addi r1,r0,r0
       ld   f0,cte(r0)           ; f0 escalar

       addi r5,r0,64           ;64 elementos
loop:  ld   f2,x(r1)
       multd f2,f0,f2
       ld   f4,y(r1)
       addd f4,f2,f4
       sd   z(r1),f4

       addi r1,r1,8
       subi r5,r5,1
       bnez r5,loop
```