



lación: Grado en Ingeniería de Computadores
Asignatura: Tecnología de Computadores

le 1: Introducción
3: Introducción a los lenguajes de descripción
hardware

Pablo Huerta Pellitero

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
-- --

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

CE

rafía

nientas de diseño de circuitos digitales

ajes de descripción de hardware

uaje VHDL

--

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70



BIBLIOGRAFÍA

o, J.A Boluda, “VHDL, lenguaje para síntesis y modelado de ps”, editorial Ra-Ma

s, Y. Torroja, S. Olcoz E. Villar, “VHDL, lenguaje estándar de diseño nico”, editorial MacGraw-Hill

--

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70





RAMIENTAS DE DISEÑO DE UITOS DIGITALES

Las herramientas de diseño asistido por ordenador que facilitan el trabajo en distintas fases del flujo de diseño de circuitos digitales.

Simuladores lógicos.

Herramientas de síntesis.

Herramientas de verificación.

En esta asignatura utilizaremos herramientas de simulación de circuitos digitales, que nos permitirán comprobar el correcto funcionamiento de los circuitos que diseñemos.

Las herramientas de simulación necesitan que se les proporcione la descripción de cómo es el circuito en un formato apropiado:

Diagrama esquemático.

Lista.

o en algún lenguaje de descripción de hardware.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
--
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

GUAJES DE DESCRIPCIÓN DE HARDWARE

mente, los lenguajes de descripción de hardware (HDLs) están
yendo casi por completo a los diseños con captura de esquemas

a que:

en estándares

reutilizables entre herramientas

realizan las mismas funciones que los lenguajes de programación

permiten verificar la corrección de los diseños con el propio lenguaje

se definen desde el punto de entrada para las herramientas de simulación,

HDLs también se pueden usar como entrada para herramientas de

verificación si el circuito se describe de forma apropiada.

Existen diversos HDLs (VHDL, Verilog, SystemC, ABEL, . . .), siendo los dos

más populares VHDL y Verilog.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
--
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

INGUAJE VHDL

VHSIC Hardware Description Language

VHSIC = Very High Speed Integrated Circuits

lenguaje desarrollado a principios de los 80 para el DoD

Descripción y modelado de sistemas electrónicos digitales

Independiente de la tecnología de destino de la materialización

Estándar en 1987 – IEEE STd. 1076 – versiones VHDL-87 y VHDL-93

Lenguaje formal para la descripción de sistemas digitales a distintos niveles de abstracción independiente de la materialización

Materialización:

Descripción

Simulación

Documentación

Características:

Descripción a distintos niveles de abstracción

Simulación activada por eventos

Modular y jerárquico

Fuertemente tipado – descendiente directo de ADA



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
--
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70



INGUAJE VHDL

os **VHDL**: los archivos que contienen código VHDL tienen una serie de características:

1. son archivos de texto plano, que se pueden editar con cualquier editor como Microsoft de Notas, NotePad++, Vi, Emacs, . . .

2. tienen extensión .vhd o .vhdl

3. Dentro de un mismo archivo pueden describirse varios circuitos, o se puede emplear un archivo diferente para cada circuito que se quiera describir.

Estructura general de un archivo VHDL:

Aunque hay muchas formas de organizar el código VHDL de los circuitos que se diseñan, nosotros vamos a tratar de utilizar siempre la siguiente estructura:

```
-- Librerías que se van a utilizar
. . .
. . .
-- Declaración de la entidad del circuito
. . .
. . .
-- Arquitectura del circuito
. . .
. . .
```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

ENLUNGAJE VHDL: LIBRERÍAS

Librerías o bibliotecas incluyen tipos de datos, componentes y funciones, etc, que podemos usar en nuestros diseños.

Para usar una librería se utiliza la siguiente sintaxis:

```
library nombre_libreria;
use nombre_paquete_1;
use nombre_paquete_2;
...
```

La librería que utilizaremos habitualmente será la **ieee**, y dentro de ella el paquete **ieee.std_logic_1164.all**

Si se necesita utilizar alguna operación aritmética (suma, resta, . . .) será necesario también utilizar los paquetes **ieee.std_logic_arith.all** y **ieee.std_logic_unsigned.all**

Existe también una librería llamada **Work** que es en la que se van haciendo nuestros propios diseños.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

INGUAJE VHDL: ENTIDAD

idad (**entity**) es la construcción del lenguaje VHDL que permite el interfaz que tiene un circuito, es decir que entradas y que salidas del circuito.

Entradas y salidas de un circuito reciben en VHDL el nombre de *port*.

```
entity NombreDeLaEntidad is
    port (nombre_puerto_1: clase tipo;
          nombre_puerto_2: clase tipo;
          . . .
          nombre_puerto_n: clase tipo );
end NombreDeLaEntidad;
```

clase puede ser de entrada (**in**) o salida (**out**). Hay otras clases, pero las usaremos aún.

El tipo puede ser cualquier tipo de datos de VHDL. En nuestro caso sólo usaremos **std_logic** y **std_logic_vector**.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

ENLUAJE VHDL: ARQUITECTURA

idad solamente define el interfaz del circuito. Para describir el funcionamiento se utiliza otra construcción del lenguaje que es la arquitectura (*architecture*). Una arquitectura por si sola no representa una entidad, tiene que ir asociada a una entidad, además una entidad puede tener asociadas varias arquitecturas que describen el circuito de distintas formas o con distintos niveles de abstracción.

La sintaxis básica de la arquitectura es la siguiente:

```

architecture NombreDeLaArquitectura of UnaEntidad is
  -- Zona de declaraciones
begin
  -- Cuerpo de la arquitectura
end NombreDeLaArquitectura;
  
```

El conjunto de sentencias que se pueden utilizar dentro de la zona de declaraciones y del cuerpo de la arquitectura es muy variado y lo iremos viendo haciendo con ejemplos en los temas siguientes.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

LENGUAJE VHDL: SEÑALES

Objeto de señal: las señales son un elemento del lenguaje que permite conectar los nodos dentro un circuito (cables que unen partes internas de un componente).

Las señales se pueden leer y se pueden escribir, y tienen un comportamiento especial cuando se usan en determinados bloques que veremos más adelante.

Los puertos de una entidad se comportan como señales, pero con una distinción:

- Los puertos de entrada sólo se pueden leer.

- Los puertos de salida sólo se pueden escribir.

Para añadir señales internas a una arquitectura hay que declararlas en la sección de declaraciones de la arquitectura, utilizando la siguiente sintaxis:

```
signal nombre_senyal is tipo;
```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

ENLUAJE VHDL: ELEMENTOS SINTÁCTICOS

Comentarios: cualquier línea que empieza por dos guiones. El compilador ignora las líneas que están comentadas.

`--` es un comentario

Identificadores: se utilizan para dar nombre a módulos, señales, etc. No se distinguen mayúsculas de minúsculas.

Señales de un bit: se representan entre comillas simples.

`'1'` es un bit con valor 1

`'0'` es un bit con valor 0

Señales de bits: se representan entre comillas dobles. Pueden llevar un prefijo que indica la base en que está representado. Si no se pone nada se asume que está en binario.

`"1"` --esto es una cadena binaria de bits

`"7"` --esto es una cadena de bits en octal

`"F"` --esto es una cadena de bits en hexadecimal



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 --
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70



INGUAJE VHDL: OPERADORES

Operadores aritméticos:

+ : suma y resta.

* : multiplicación y división.

MOD : resto de la división entera.

Operadores relacionales: devuelven un valor booleano (verdadero o falso)

= : igual y distinto.

> : mayor y mayor o igual.

< : menor y menor o igual.

Operadores lógicos:

AND, OR, NOT, NAND, NOR, XOR

Operador de concatenación:

concatena arrays de bits. EL array resultante es de tamaño igual a la suma de los tamaños de los arrays sobre los que opera.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
--
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

ENLUAJE VHDL: ASIGNACIÓN CONCURRENTES

Asignación de valores a una señal o a un puerto de salida de una entidad se realiza mediante el operador de asignación concurrente: <= concurrent. Hay tres formas de utilizarlo:

Ejemplo:

```
señal <= valor;
```

```
;
```

Asignación condicional:

```
nombre_senyal <= valor_1 when condicion_1 else
                    valor_2 when
                    condicion_2 else
                    . . .
                    valor_n;
```

Ejemplo:

```
a <= not d when b > c else
    d when b < c else
    '0';
```

Asignación con selección:

```
operador select
señal <= valor_1 when valor_id_1,
        valor_2 when valor_id_2,
        . . .
        valor_n when others;
```

Ejemplo:

```
with A select
b <= "111" when "01",
    "000" when "10",
    not b when others;
```

ENLUAJE VHDL: ASIGNACIÓN CONCURRENTE

La asignación concurrente por que todas las sentencias de ese tipo y dentro de una arquitectura son evaluadas por el simulador de concurrente (en paralelo)

Ejemplos de uso del operador de asignación:

and de 2 entradas

```

library ieee;
use ieee.std_logic_1164.all;

entity and2 is
  port (a: in std_logic;
        b: in std_logic;
        out: out std_logic);
end entity and2;

architecture arq1 of and2 is
  out <= a and b;
end architecture arq1;

```

Multiplexor de 2 a 1

```

library ieee;
use ieee.std_logic_1164.all;

entity mux2a1 is
  port (x: in std_logic_vector(1 downto 0);
        sel: in std_logic;
        z: out std_logic);
end entity mux2a1;

architecture arq1 of mux2a1 is
begin
  z <= x(0) when sel = '0'
        else x(1);
end architecture arq1;

```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP: 689 45 44 70

ENLUAJE VHDL: ASIGNACIÓN CONCURRENTE

os de uso del operador de asignación:

Multiplexor de 4 a 1

```
library ieee;  
use ieee.std_logic_1164.all;  
  
entity mux4a1 is  
port(x: in std_logic_vector(3 downto 0);  
      sel: in std_logic_vector(1 downto 0);  
      z: out std_logic);  
end mux4a1;  
  
architecture arq1 of mux4a1 is  
begin  
  with sel select z <= x(0) when "00",  
                x(1) when "01",  
                x(2) when "10",  
                x(3) when others;  
end arq1;
```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70



INGUAJE VHDL: PROCESOS

procesos son un elemento del lenguaje VHDL que permite describir de forma más algorítmica circuitos digitales o partes de circuitos digitales.

El compilador evaluará un proceso cuando se produzca un cambio en el nivel de las señales de una lista que se conoce como "lista de sensibilidad". Un proceso es sensible a una señal si debe de ser evaluado cada vez que esa señal cambia.

Sintaxis del proceso:

```

etiqueta: process (senyal_1, senyal_2, ..., senyal_n)
begin
    --sentencias de control (if, case, ...) y asignaciones simples
    .
    .
    .
end process etiqueta;

```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70



ENLUAJE VHDL: PROCESOS

ntencias que hay dentro de un proceso son evaluadas por el dor secuencialmente (una después de otra). Si existen varios os, el simulador los evalúa todos en paralelo.

ortamiento de las señales: cuando se da valor a una señal dentro de ceso, este valor no se hace efectivo hasta que se termina de evaluar eso (se llega a **end process**):

mplo: sean 'a', 'b' y 'c' 3 señales de tipo std_logic que valen en un mento dado '1', '1' y '0' respectivamente. Si la señal 'b' pasa a valer '0', qué sucede en el proceso ejemplo?:

```

ejemplo: process (b)

    a <= b;
    c <= a;
process ejemplo;
```

- Como b está en la lista de sensibilidad, se evaluará el proceso.
- El simulador apuntará que al salir del proceso 'a' tiene que valer '0' (lo que vale 'b').
- El simulador apuntará que al salir del proceso 'c' tiene que valer '1' (lo que valía 'a' al empezar el proceso).
- Cuando llega a **end process** el simulador hace efectivo el nuevo valor de 'a' y 'c', pasando a valer '0' y '1' respectivamente.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 --
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP: 689 45 44 70

ENLUAJE VHDL: PROCESOS

de los procesos se pueden utilizar una serie de sentencias de control que permiten controlar el flujo de ejecución del proceso. En este capítulo veremos la sentencia IF . . . THEN . . . ELSE y la sentencia CASE . . .

THEN . . . ELSE: permite en función de una o varias condiciones determinar que sentencias del proceso se ejecutarán. La parte ELSIF y ELSE es similar al.

```
if condicion then
...      -- sentencias
elsif otra_condicion then
...      -- sentencias
...
...
else
...      --sentencias
end if;
```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
-- --
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

INGUAJE VHDL: PROCESOS

.. WHEN : permite escoger entre varias sentencias dependiendo del que tome una señal o variable (en nuestro caso sólo trabajaremos con señales). Se deben cubrir todos los posibles valores de *senal*.

```

case senyal is
    when valor_1 => ... --sentencias
    when valor_2 => ... --sentencias
    ...
    ...
    when others => ... --sentencias
end case;

```

OPCIONAL

Cartagena99

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70



INGUAJE VHDL: PROCESOS

os: multiplexor de 2 a 1, y multiplexor de 4 a 1 de las transparencias 7, descritos mediante procesos.

Multiplexor de 2 a 1

```

architecture arq2 of mux2a1 is
    process(x, sel)
    begin
        if sel = '0' then
            z <= x(0);
        else
            z <= x(1);
        end if;
    end process;
end arq2;
    
```

Multiplexor de 4 a 1

```

architecture arq2 of mux4a1 is
begin
    process(x, sel)
    begin
        case sel is
            when "00" => z <= x(0);
            when "01" => z <= x(1);
            when "10" => z <= x(2);
            when others => z <= x(3);
        end case;
    end process;
end arq2;
    
```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

LENGUAJE VHDL: DESCRIPCIÓN ESTRUCTURAL

o decimos que un circuito está descrito de forma estructural nos decir que se describe como un conjunto de **instancias** de varios componentes interconectadas mediante cables (**señales**).

La forma de crear instancias de un componente es mediante la sentencia de instanciación, que tiene diversas sintaxis. La sintaxis habitual que veremos en la asignatura es:

```

component nombre_architectura
  port
    nombre_entrada : in std_logic;
    nombre_salida : out std_logic;
end component;

-- Instanciación
nombre_architectura nombre_entidad (
  nombre_entrada => nombre_entrada,
  nombre_salida => nombre_salida);

```

La lista que va después de **port map** indica que señales van conectadas a los diferentes puertos que tiene el componente que se está instanciando. Hay dos formas diferentes de indicar esa lista de puertos:

Una lista ordenada de las señales que se desean conectar a los puertos de entrada y salida del componente.


Una lista *nombre_puerto => nombre_senyal*, que indica que señal va conectada a cada puerto.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

LENGUAJE VHDL: DESCRIPCIÓN ESTRUCTURAL

o: utilizando los modelos de puertas lógicas del archivo *s_basicas.vhd* describir de forma estructural el siguiente circuito:



Se necesitarán una serie de señales auxiliares para unir las puertas.

Llamaremos not_x_0 , not_x_1 , not_x_2 y not_x_3 a las señales que están conectadas a la salida de cada uno de los inversores.

Llamaremos s_0 , s_1 , s_2 y s_3 a las señales conectadas a las salidas de cada una de las puertas **AND**.

Cartagena99

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

INGUAJE VHDL: DESCRIPCIÓN ESTRUCTURAL

o (continuación):

```

library ieee;
use ieee.std_logic_1164.all;

ejemplo_and_or_not is
x: in std_logic_vector(3 downto 0);
z: out std_logic);
ejemplo_and_or_not;

architecture arq_1 of ejemplo_and_or_not is
s0, s1, s2, s3: std_logic;
not_x0, not_x1, not_x2, not_x3: std_logic;

a0: entity work.not1 port map(x(0), not_x0);
a1: entity work.not1 port map(x(1), not_x1);
a2: entity work.not1 port map(x(2), not_x2);
a3: entity work.not1 port map(x(3), not_x3);
a4: entity work.and3 port map(x(3),not_x2, not_x0, s0);
a5: entity work.and3 port map(not_x3, x(2), not_x1, s1);
a6: entity work.and4 port map(x(3), x(2), x(1), x(0), s2);
a7: entity work.and3 port map(x(3), not_x1, not_x0, s3);
a8: entity work.or4 port map(s0, s1, s2, s3, z);
end arq_1;

```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70



INGUAJE VHDL: DESCRIPCIÓN ESTRUCTURAL

o (continuación): detalle de la sintaxis.

```
entity work.and3 port map(x(3),not_x2, not_x0, s0);
```

El componente que vamos a instanciar se llama **and3** y está en la librería **work**.

Se pone el nombre que se le dará al componente deseado, por ejemplo **and3**. Se puede poner un nombre que sea diferente.

Lista de señales que se conectarán al componente en el orden en que aparecen en la declaración de la entidad: **x(3)** se conectará al primer puerto de la entidad, **not_x2** al segundo puerto, etc

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70


ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

INGUAJE VHDL: DESCRIPCIÓN ESTRUCTURAL

o (continuación): la lista de puertos se puede escribir de otra

```
entity work.and3 port map(a => x(3),  
                          b => not_x2,  
                          c => not_x0,  
                          z => s0);
```

Se indica por cada puerto, que señal irá conectada. No hace falta ponerlos en orden y se pueden dejar puertos sin conectar.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
--
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

ENLUAJE VHDL: DESCRIPCIÓN CONCURRENTE

o (continuación): también se puede describir el mismo circuito de forma más sencilla implementando la ecuación que describe el mismo circuito mediante una asignación concurrente:

```
architecture arq_2 of ejemplo_and_or_not is
begin
    z <= ( x(3) and (not x(2)) and (not x(0)) ) or
        ( (not x(3)) and x(2) and (not x(1)) ) or
        ( x(3) and x(2) and x(1) and x(0) ) or
        ( x(3) and (not x(1)) and (not x(0)) );
end arq_2;
```

NOTACIÓN: se debe tener cuidado con el orden de preferencia de los operadores AND, OR y NOT, y utilizar todos los paréntesis que sean necesarios para que la expresión sea la deseada. Si la expresión es muy larga se puede partir en varias líneas para que se lea con claridad.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70

ENLUAJE VHDL: DESCRIPCIONES MIXTAS


Para describir un circuito digital en VHDL se pueden utilizar únicamente todas las construcciones que hemos visto hasta ahora:

Asignaciones concurrentes.

Procesos.

Instancias de componentes.

Estas construcciones son evaluadas en paralelo por el simulador.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
--
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

ENLUAJE VHDL: ERRORES FRECUENTES

Una serie de errores frecuentes que con la práctica se aprende a no cometer:

Las sentencias de asignación concurrente (***when else, with select when***) **NUNCA** pueden ir dentro de un **PROCESO**.

Las sentencias ***if then else***, y ***case when*** **SOLAMENTE** se pueden utilizar **DENTRO** de un **PROCESO**.

Una sentencia ***case when***, o una sentencia ***with select when*** **DEBEN** cubrir todos los casos posibles.

Una señal **NUNCA** debe ser escrita desde más de un proceso, asignación concurrente o instancia.

La lista de sensibilidad de un proceso que describe lógica combinatorial **DEBEN** aparecer **TODAS** las señales que se **LEEN** dentro del proceso.

La lista de sensibilidad de un proceso que describe lógica secuencial **TAMBIÉN** debe aparecer la señal de **RELOJ**. Si hay **RESET**, **CLEAR**, o alguna otra señal **ASÍNCRONA TAMBIÉN** debe estar en la lista de sensibilidad.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP: 689 45 44 70

INGUAJE VHDL: TEST-BENCHS

ahora hemos visto diversas maneras de describir circuitos digitales usando el lenguaje VHDL.

Comprobar que un circuito está bien diseñado es necesario simularlo para ver si se comporta como esperamos.

Para simular un circuito en VHDL se utilizan los *test-benches* o bancos de pruebas.

Un *test-bench* es un circuito en el que se instancia el componente a probar y se le conectan las señales correspondientes a las entradas y a las salidas.

En las sentencias de asignación daremos valores apropiados a las señales de entrada, y el simulador se encargará de calcular las salidas del circuito para esos valores de entrada.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
--
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70

INGUAJE VHDL: TEST-BENCHS


el *test-bench* es un circuito, tendrá su entidad y su arquitectura.

no tiene entradas ni salidas, será una entidad vacía.

arquitectura del *test-bench* se declararán las señales que se darán al componente a simular, y se instanciará dicho componente.

señales que son de entrada se les darán los valores apropiados para probar el correcto funcionamiento del componente que se está usando.

o: *test_bench* del multiplexor de 4 a 1:



Cartagena99

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70


--

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP:689 45 44 70



INGUAJE VHDL: TEST-BENCHS

o (continuación):



```

e;
d_logic_1164.all;

mux4a1 is end test_mux4a1;
e test of test_mux4a1 is
ada: std_logic_vector(3 downto 0) := "0000";
ccion: std_logic_vector(1 downto 0);
da: std_logic;


<= "00", "01" after 100 ns, "10" after 200 ns, "11" after
) <= not entrada(0) after 2 ns;
) <= not entrada(1) after 4 ns;
) <= not entrada(2) after 8 ns;
) <= not entrada(3) after 16 ns;
ntity work.mux4a1 port map(entrada, seleccion, salida);
    
```

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
 CALL OR WHATSAPP:689 45 44 70
 CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70



ENLUAJE VHDL: TEST-BENCHS

o (continuación): salida del simulador.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE
LLAMA O ENVÍA WHATSAPP: 689 45 44 70
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS
CALL OR WHATSAPP: 689 45 44 70