




# DISEÑO DE CIRCUITOS Y SISTEMAS ELECTRÓNICOS INGENIERÍA DE TELECOMUNICACIÓN


Universidad de Granada  
Departamento de Electrónica y Tecnología  
de Computadores

## Relación de problemas nº 2


1. Determine la función de transferencia para el circuito de la figura siguiente, asumiendo una entrada suficientemente pequeña que garantice un comportamiento lineal del OTA, utilizando: a) el modelo ideal del OTA; b) el modelo no ideal de la derecha para el OTA. Para este último caso exprese la función de transferencia como  $\frac{V_{out}(s)}{V_{in}(s)} = \frac{G_m}{sC} \frac{1}{1 + \epsilon_{rr}(s)}$ .



2. El circuito de la figura adjunta incluye tres OTAs con entrada y salida diferencial. Usando para éstos el modelo no ideal del ejercicio anterior (con  $C_{in}=0$  e  $i_{out}^+ = i_{out}^-$ ), determine la relación entre la salida diferencial ( $v_{out}^+ - v_{out}^-$ ) y las entradas diferenciales ( $v_1^+ - v_1^-$ ) y ( $v_2^+ - v_2^-$ ).




3. Determine la función de transferencia  $V_{out}(s)/V_1(s)$  para el circuito de la figura de la derecha.




4. Diseñe un OTA CMOS básico tomando como parámetros GBW y el margen de fase. Suponga que ha de fijarse  $V_{GS1} - V_T = 0.2V$  para controlar adecuadamente la corriente, que  $(W/L)_4 = 1$  para minimizar el área del amplificador y que  $C_{n4} = k_1(W/L)_1$ , con  $k_1 = 10fF$ , y calcule la capacidad de carga  $C_L$  requerida, la relación de aspecto  $(W/L)_1$  e  $I_B$ . Determine el valor de estos parámetros para  $GBW = 10MHz$  suponiendo que  $K'_n = 25\mu A/V^2$  y  $K'_p = 10\mu A/V^2$ .

5. Diseñe un OTA CMOS Miller con  $GBW=10\text{MHz}$  y una carga capacitiva  $C_L=5\text{pF}$ . Encuentre una expresión para  $C_c$  en función de la corriente  $I_6$  de la segunda etapa, suponiendo que para el transistor T6  $V_{GS6}-V_T=0.5\text{V}$  y que  $C_{GS6}\approx k_6(W/L)_6$  es la principal contribución a  $C_{n1}$  ( $k_6=6\text{fF}$  y  $K'_n=25\mu\text{A}/\text{V}^2$ ).


6. Busque una expresión para el PSRR del amplificador de la figura de la derecha.




7. Deduzca una expresión para el PSRR del amplificador inversor CMOS con carga capacitiva de la figura de la derecha (suponga que  $g_m$  y  $r_o$  son idénticas para ambos transistores).



8. Suponiendo un reloj de  $10\text{MHz}$  con tiempos de subida y bajada despreciables y que el retardo a través de una puerta lógica es de  $1\text{ns}$ , dibuje las señales  $\phi_1$  y  $\phi_2$  en el circuito de la figura adjunta si los elementos de retardo retrasan  $10\text{ns}$  la señal correspondiente.




9. Ignorando el efecto de los elementos parásitos, determine la función de transferencia en tiempo discreto del circuito de la figura de la derecha.




10. Incluya el efecto de las capacidades parásitas en el circuito del problema anterior.

11. Demuestre que si el amplificador del circuito de la derecha tiene una ganancia finita  $A$ , la función de transferencia es:


$$\frac{V_o(z)}{V_i(z)} = -\frac{C_1}{C_2} \frac{1}{z \left( 1 + \frac{C_1}{C_2 A} \right) - 1}$$




12. Determine la función de transferencia del circuito de la figura adjunta.




13. Determine la función de transferencia  $V_o(z)/V_i(z)$  del circuito de capacidades conmutadas de la figura de la derecha (expresé los resultados en función de  $\alpha_1=C_{R1}/C_1$ ,  $\alpha_2=C_{R2}/C_2$ ,  $\alpha_3=C_{R3}/C_2$  y  $\alpha_4=C_{R4}/C_1$  a partir de las ecuaciones de transferencia de carga para  $C_1$  y  $C_2$ ).




14. Determine la función de transferencia para el filtro biquad del circuito de la derecha.



15. Determine la función de transferencia del filtro de la figura de la derecha y construya un circuito de capacidades conmutadas que realice dicha función de transferencia.



16. Calcule las funciones de transferencia  $V_{out1}/V_{in}$  y  $V_{out2}/V_{in}$  para el circuito de la figura siguiente, en función de las constantes  $A, B, C, D, E, K$  y  $L$ .



17. El circuito de la figura de la derecha es un oscilador de capacidades conmutadas. Describa el comportamiento del circuito como oscilador y esboce la forma de las tensiones  $V_x$  y  $V_{out}$  durante un periodo de la señal de salida (suponga que  $k_1 \gg k_2$  y que  $V_{out}$  se satura a los valores de alimentación positiva  $V_{DD}$  y negativa  $-V_{SS}$ , con  $|V_{DD}| = |V_{SS}|$ ). Determine el periodo de oscilación de la tensión de salida en función del periodo  $T$  de los relojes de control de las capacidades conmutadas y de la relación entre  $k_1$  y  $k_2$ .

