


**Asignatura:** Electrónica Digital (GITI)  
**(Prueba de Evaluación Continua)**

**Fecha:** 2/11/2019  
**Convocatoria:** Diciembre

**CUESTIÓN ÚNICA** (10 puntos)

Se pretende diseñar el sistema de control digital de un nuevo terminal de comunicaciones. El sistema consta de un teclado numérico, con el que el usuario podrá introducir el número al que desea marcar, y un sistema de visualización, en el que se mostrará el número marcado.



El teclado numérico está dispuesto como una matriz de 4 filas y 3 columnas, sobre el que se disponen de los números del 0 al 9 (ver figura). Para la lectura del teclado es necesario poner un '1' en la señal del vector **Fila** correspondiente, de tal manera que si alguna de las teclas de la fila seleccionada está pulsada, el teclado devolverá un '1' en la salida **Columna** a la que está conectada la tecla. Es decir, cada tecla actúa como un interruptor que conecta una línea de fila con su línea de columna.


El sistema de visualización está formado por cuatro *displays* de siete segmentos, multiplexados en el tiempo. Todos los números estarán compuestos por 4 dígitos. El control del *display* se realizará mediante un vector de siete señales **segmentos**, donde **segmentos(6)** corresponde con el segmento **a**, hasta **segmentos(0)**, que corresponde con el segmento **g** (ver imagen). Se cuenta además con una señal **selector** de 4 bits que permite seleccionar el *display* activo, siendo **selector(3)** el correspondiente al *display* que mostrará el primer número introducido, hasta **selector(0)**, que mostrará el último número.

El sistema de control digital que se pretende diseñar constará de los siguientes bloques:

- **Bloque de Lectura de Teclado:** Deberá controlar la señal **Fila** realizando un barrido continuo sobre la misma, para detectar con la lectura de la señal **Columna** si alguna de las teclas está pulsada. Cuando detecte una pulsación, enviará el número correspondiente codificado en formato BCD por una salida de 4 bits denominada **Digito**. Además, el módulo generará un pulso de duración un ciclo de reloj sobre una salida denominada **Valido**, que indicará que se trata de un nuevo Dígito.
- **Bloque de Almacenamiento y Visualización:** Este bloque recibirá como entradas las señales **Digito** y **Valido** procedentes del bloque de lectura de teclado. Deberá ir almacenando en su interior los cuatro dígitos codificados en BCD. A la vez, los irá mostrando en el segmento

correspondiente del display. Se considerará una frecuencia de refresco de 4 KHz para los displays. Los displays se borrarán cuando se introduzca el primer dígito de un nuevo número.

- **Bloque de Generación de la Señal de llamada:** Recibirá también como entradas las señales **Dígito** y **Válido** procedentes del bloque de lectura de teclado. A partir de estas señales generará una señal **Marcado**, de un solo bit, sobre la que se irá codificando la señal de llamada, tal y como sigue. Cada número a enviar empezará siempre por un pulso a '1', seguido de un número de pulsos correspondiente al número a enviar. Cada pulso tendrá una duración de 100  $\mu$ s, e irá seguido de un tiempo igual en el que la señal permanecerá necesariamente a '0'. El tiempo total para enviar cada dígito será por lo tanto de 2 ms, tal y como se muestra en los ejemplos de la imagen inferior. El número se va enviando sobre la línea, dígito a dígito, conforme se va recibiendo desde el bloque de lectura del teclado.



Se asume que las señales de los pulsadores son ideales, por lo que no tienen rebotes. Su duración se corresponderá con el tiempo que el usuario mantenga pulsada la tecla. Asumiremos que siempre se introducirán números de 4 dígitos, que el usuario no va a cometer errores (p.ej. pulsar dos botones a la vez), y que la frecuencia de reloj del sistema es de 125MHz.

Se pide:

- Código VHDL (entidad y arquitectura) del bloque de lectura de teclado. **(3 puntos)**
- Código VHDL (entidad y arquitectura) del bloque de Almacenamiento y visualización. **(2 puntos)**
- Arquitectura del bloque de Generación de Señal de Llamada. **(3 puntos)**
- Código del banco de pruebas (*testbench*) en el que se verifique un procedimiento completo de llamada sobre el sistema completo, incluido la introducción de los cuatro dígitos, de forma que permita comprobar la visualización y la generación de la señal de llamada. **(2 puntos)**

**Duración del examen: 2 horas**

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity lectura_teclado is
6      port (
7          clk      : in  std_logic;
8          reset    : in  std_logic;
9          Fila     : out std_logic_vector(3 downto 0);
10         Columna  : in  std_logic_vector(2 downto 0);
11         Dígito   : out std_logic_vector(3 downto 0);
12         Valido   : out std_logic
13     );
14 end lectura_teclado;
15
16 architecture behavioral of lectura_teclado is
17
18     -- Generacion de barrido de filas
19     signal index : integer range 0 to 3;
20
21     -- Registro del digito pulsado
22     signal col_f0 : std_logic_vector(2 downto 0);
23     signal col_f1 : std_logic_vector(2 downto 0);
24     signal col_f2 : std_logic_vector(2 downto 0);
25     signal col_f3 : std_logic_vector(2 downto 0);
26
27 begin
28
29     -----
30     -- Generacion de barrido de filas --
31     -----
32
33     process(clk,reset)
34     begin
35         if reset = '1' then
36             index <= 0;
37         elsif clk'event and clk = '1' then
38             if index = 3 then
39                 index <= 0;
40             else
41                 index <= index + 1;
42             end if;
43         end if;
44     end process;
45
46     with index select
47         Fila <= "0001" when 0,
48                "0010" when 1,
49                "0100" when 2,
50                "1000" when 3,
51                "----" when others;
52
53     -----
54     -- Registro del digito pulsado --
55     -----
56
57     process(clk, reset)
58     begin
59         if reset = '1' then
60             col_f0 <= (others => '0');
61             col_f1 <= (others => '0');
62             col_f2 <= (others => '0');
63             col_f3 <= (others => '0');
64         elsif clk'event and clk = '1' then
65             case index is
66                 when 0 =>
67                     col_f0 <= Columna;
68                 when 1 =>
69                     col_f1 <= Columna;
70                 when 2 =>
71                     col_f2 <= Columna;

```

```

72         when 3 =>
73             col_f3 <= Columna;
74         when others =>
75             -- No deberia suceder
76         end case;
77     end if;
78 end process;
79
80 -----
81 -- Generacion de salidas --
82 -----
83
84 Digito <= "0001" when index = 0 and Columna = "100" else
85           "0010" when index = 0 and Columna = "010" else
86           "0011" when index = 0 and Columna = "001" else
87           "0100" when index = 1 and Columna = "100" else
88           "0101" when index = 1 and Columna = "010" else
89           "0110" when index = 1 and Columna = "001" else
90           "0111" when index = 2 and Columna = "100" else
91           "1000" when index = 2 and Columna = "010" else
92           "1001" when index = 2 and Columna = "001" else
93           "0000" when index = 3 and Columna = "010" else
94           "1111"; -- La simulacion se rompe con "----"
95
96 Valido <= '1' when Columna /= "000" and ((index = 0 and Columna /= col_f0) or
97      (index = 1 and Columna /= col_f1) or (index = 2 and Columna /= col_f2) or (index
98      = 3 and Columna /= col_f3)) else '0';
99
end behavioral;

```

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity almacenamiento_visualizacion is
6      port (
7          clk          : in  std_logic;
8          reset       : in  std_logic;
9          Digito      : in  std_logic_vector(3 downto 0);
10         Valido       : in  std_logic;
11         segmentos  : out std_logic_vector(6 downto 0);
12         selector    : out std_logic_vector(3 downto 0)
13     );
14 end almacenamiento_visualizacion;
15
16 architecture behavioral of almacenamiento_visualizacion is
17
18     -- Almacenamiento de digitos
19     signal index : integer range 0 to 3;
20     signal digito_0 : std_logic_vector(3 downto 0);
21     signal digito_1 : std_logic_vector(3 downto 0);
22     signal digito_2 : std_logic_vector(3 downto 0);
23     signal digito_3 : std_logic_vector(3 downto 0);
24
25     -- Control 7 segmentos
26     constant C_MAX_4kHz : integer := (125*10**6)/(4*10**3);
27     signal cnt_4kHz     : integer range 0 to C_MAX_4kHz-1;
28     signal ovf_4kHz     : std_logic;
29     signal cnt_mux      : unsigned(1 downto 0);
30     signal digito_mux   : std_logic_vector(3 downto 0);
31
32 begin
33
34     -----
35     -- Almacenamiento de digitos --
36     -----
37
38     process(clk,reset)
39     begin
40         if reset = '1' then
41             index <= 0;
42             digito_0 <= (others => '1');
43             digito_1 <= (others => '1');
44             digito_2 <= (others => '1');
45             digito_3 <= (others => '1');
46         elsif clk'event and clk = '1' then
47             if Valido = '1' then
48                 -- Actualizacion del indice del digito
49                 if index = 3 then
50                     index <= 0;
51                 else
52                     index <= index + 1;
53                 end if;
54                 -- Registro del digito
55                 case index is
56                     when 0 =>
57                         digito_0 <= Digito;
58                         digito_1 <= (others => '1');
59                         digito_2 <= (others => '1');
60                         digito_3 <= (others => '1');
61                     when 1 =>
62                         digito_1 <= Digito;
63                     when 2 =>
64                         digito_2 <= Digito;
65                     when 3 =>
66                         digito_3 <= Digito;
67                     when others =>
68                         -- No deberia suceder
69                 end case;
70             end if;
71         end if;

```

```

72     end process;
73
74     -----
75     -- Control 7 segmentos --
76     -----
77
78     -- Divisor de frecuencia 4kHz (parte secuencial)
79     process(clk,reset)
80     begin
81         if reset = '1' then
82             cnt_4kHz <= 0;
83         elsif clk'event and clk = '1' then
84             if cnt_4kHz = C_MAX_4kHz-1 then
85                 cnt_4kHz <= 0;
86             else
87                 cnt_4kHz <= cnt_4kHz + 1;
88             end if;
89         end if;
90     end process;
91
92     -- Divisor de frecuencia 4kHz (parte combinacional)
93     ovf_4kHz <= '1' when cnt_4kHz = C_MAX_4kHz-1 else '0';
94
95     -- Contador auxiliar 0-3
96     process(clk,reset)
97     begin
98         if reset = '1' then
99             cnt_mux <= (others => '0');
100        elsif clk'event and clk = '1' then
101            if ovf_4kHz = '1' then
102                if cnt_mux = 3 then
103                    cnt_mux <= (others => '0');
104                else
105                    cnt_mux <= cnt_mux + 1;
106                end if;
107            end if;
108        end if;
109    end process;
110
111     -- Selector de display
112     with cnt_mux select
113         selector <= "1000" when "00",
114                    "0100" when "01",
115                    "0010" when "10",
116                    "0001" when "11",
117                    "----" when others;
118
119     -- Multiplexor de digitos
120     with cnt_mux select
121         digito_mux <= digito_0 when "00",
122                    digito_1 when "01",
123                    digito_2 when "10",
124                    digito_3 when "11",
125                    "----" when others;
126
127     -- Decodificador BCD 7 segmentos
128     with digito_mux select
129         segmentos <= "1111110" when "0000",
130                    "0110000" when "0001",
131                    "1101101" when "0010",
132                    "1111001" when "0011",
133                    "0110011" when "0100",
134                    "1011011" when "0101",
135                    "1011111" when "0110",
136                    "1110000" when "0111",
137                    "1111111" when "1000",
138                    "1110011" when "1001",
139                    "0000000" when others;
140
141     end behavioral;
142

```

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity top is
6      port (
7          clk      : in  std_logic;
8          reset    : in  std_logic;
9          Fila     : out std_logic_vector(3 downto 0);
10         Columna  : in  std_logic_vector(2 downto 0);
11         segmentos : out std_logic_vector(6 downto 0);
12         selector  : out std_logic_vector(3 downto 0);
13         Marcado   : out std_logic
14     );
15 end top;
16
17 architecture behavioral of top is
18
19     -- Lectura de teclado
20     component lectura_teclado is
21         port (
22             clk      : in  std_logic;
23             reset    : in  std_logic;
24             Fila     : out std_logic_vector(3 downto 0);
25             Columna  : in  std_logic_vector(2 downto 0);
26             Digito   : out std_logic_vector(3 downto 0);
27             Valido   : out std_logic
28         );
29     end component;
30
31     -- Almacenamiento y visualizacion
32     component almacenamiento_visualizacion is
33         port (
34             clk      : in  std_logic;
35             reset    : in  std_logic;
36             Digito   : in  std_logic_vector(3 downto 0);
37             Valido   : in  std_logic;
38             segmentos : out std_logic_vector(6 downto 0);
39             selector  : out std_logic_vector(3 downto 0)
40         );
41     end component;
42
43     -- Señales de conexion
44     signal Digito : std_logic_vector(3 downto 0);
45     signal Valido : std_logic;
46
47     -- Temporizador 100us
48     constant C_MAX_10kHz : integer := (125*10**6)/(10*10**3);
49     signal cnt_10kHz : integer range 0 to C_MAX_10kHz-1;
50     signal en_10kHz  : std_logic;
51     signal ovf_10kHz : std_logic;
52
53     -- FSM control
54     type state_t is (S_WAIT, S_DIAL);
55     signal state : state_t;
56     signal cnt   : unsigned(4 downto 0);
57     signal send  : std_logic_vector(3 downto 0);
58     signal aux   : std_logic;
59
60 begin
61
62     -- Lectura de teclado
63     comp_1: lectura_teclado
64     port map (
65         clk      => clk,
66         reset    => reset,
67         Fila     => Fila,
68         Columna => Columna,
69         Digito   => Digito,
70         Valido   => Valido
71     );

```

```

72
73 -- Almacenamiento y visualizacion
74 comp_2: almacenamiento_visualizacion
75 port map (
76     clk      => clk,
77     reset    => reset,
78     Digito   => Digito,
79     Valido   => Valido,
80     segmentos => segmentos,
81     selector => selector
82 );
83
84 -----
85 -- Generacion de señal de marcado --
86 -----
87
88 -- Temporizador 100us (parte secuencial)
89 process(clk,reset)
90 begin
91     if reset = '1' then
92         cnt_10kHz <= 0;
93     elsif clk'event and clk = '1' then
94         if en_10kHz = '1' then
95             if cnt_10kHz = C_MAX_10kHz-1 then
96                 cnt_10kHz <= 0;
97             else
98                 cnt_10kHz <= cnt_10kHz + 1;
99             end if;
100         end if;
101     end if;
102 end process;
103
104 -- Temporizador 100us (parte combinacional)
105 ovf_10kHz <= '1' when cnt_10kHz = C_MAX_10kHz-1 and en_10kHz = '1' else '0';
106
107 -- Generador de tonos
108 process(clk,reset)
109 begin
110     if reset = '1' then
111         aux <= '0';
112         cnt <= (others => '0');
113     elsif clk'event and clk = '1' then
114         if ovf_10kHz = '1' then
115             -- Generacion de señal periodica
116             aux <= not aux;
117             -- Contador de ciclos
118             if cnt = 19 then
119                 cnt <= (others => '0');
120             else
121                 cnt <= cnt + 1;
122             end if;
123         end if;
124     end if;
125 end process;
126
127 -- Asignacion de salida
128 Marcado <= aux when cnt < (2*unsigned(send) + 2) else '0';
129
130 -- FSM (ecuaciones de estado)
131 process(clk,reset)
132 begin
133     if reset = '1' then
134         state <= S_WAIT;
135         send <= (others => '0');
136     elsif clk'event and clk = '1' then
137         case state is
138             when S_WAIT =>
139                 if Valido = '1' then
140                     state <= S_DIAL;
141                     send <= Digito;
142                 end if;

```



```
143         when S_DIAL =>
144             if cnt = 19 and ovf_10kHz = '1' then
145                 state <= S_WAIT;
146             end if;
147         end case;
148     end if;
149 end process;
150
151 -- FSM (ecuaciones de salida)
152 en_10kHz <= '1' when state = S_DIAL else '0';
153
154 end behavioral;
155
```

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity top_tb is
6  end top_tb;
7
8  architecture testbench of top_tb is
9
10     -- Unit Under Test
11     component top is
12         port (
13             clk          : in  std_logic;
14             reset        : in  std_logic;
15             Fila         : out std_logic_vector(3 downto 0);
16             Columna     : in  std_logic_vector(2 downto 0);
17             segmentos    : out std_logic_vector(6 downto 0);
18             selector     : out std_logic_vector(3 downto 0);
19             Mercado     : out std_logic
20         );
21     end component;
22
23     -- I/O ports
24     signal clk          : std_logic;
25     signal reset        : std_logic;
26     signal Fila         : std_logic_vector(3 downto 0);
27     signal Columna     : std_logic_vector(2 downto 0);
28     signal segmentos    : std_logic_vector(6 downto 0);
29     signal selector     : std_logic_vector(3 downto 0);
30     signal Mercado     : std_logic;
31
32     -- Clock
33     constant clk_period : time := 8ns;
34
35 begin
36
37     uut: top
38     port map (
39         clk          => clk,
40         reset        => reset,
41         Fila         => Fila,
42         Columna     => Columna,
43         segmentos    => segmentos,
44         selector     => selector,
45         Mercado     => Mercado
46     );
47
48     -- Generacion de reloj
49     process
50     begin
51         clk <= '1';
52         wait for clk_period/2;
53         clk <= '0';
54         wait for clk_period/2;
55     end process;
56
57     -- Generacion de estímulos
58     process
59     begin
60         -- Reseteamos el sistema
61         reset <= '1';
62         Columna <= "000";
63         wait for clk_period*100;
64         reset <= '0';
65         wait for clk_period*10;
66
67         -- Sincronizamos con primera fila
68         wait until Fila = "0001";
69         wait for clk_period*0.001;
70
71         -- 1

```

```

72     for i in 0 to 9 loop
73         Columna <= "100";
74         wait for clk_period;
75         Columna <= "000";
76         wait for 3*clk_period;
77     end loop;
78     Columna <= "000";
79     wait for 10ms;
80
81     -- 2
82     for i in 0 to 9 loop
83         Columna <= "010";
84         wait for clk_period;
85         Columna <= "000";
86         wait for clk_period*3;
87     end loop;
88     Columna <= "000";
89     wait for 10ms;
90
91     -- 9
92     for i in 0 to 9 loop
93         Columna <= "000";
94         wait for clk_period*2;
95         Columna <= "001";
96         wait for clk_period;
97         Columna <= "000";
98         wait for clk_period;
99     end loop;
100    Columna <= "000";
101    wait for 10ms;
102
103    -- 0
104    for i in 0 to 9 loop
105        Columna <= "000";
106        wait for clk_period*3;
107        Columna <= "010";
108        wait for clk_period;
109    end loop;
110    Columna <= "000";
111    wait for 10ms;
112
113    wait;
114    end process;
115
116 end testbench;
117

```