

ASIGNATURA	SISTEMAS ELECTRÓNICOS DIGITALES	FECHA	ENERO 2014
APELLIDOS, NOMBRE	SOLUCIÓN	GRUPO	

PRUEBA DE EVALUACIÓN GLOBAL

Ejercicio 1 (14 puntos)

El proyecto cuyo código se muestra como ANEXO trata de demostrar el funcionamiento del ADC y DAC del LPC1768.

El ADC se configura para convertir la señal analógica conectada al canal 0, de forma que el inicio de conversión se lleve a cabo periódicamente gracias al Timer 0 configurado en Modo Match (comparación): MAT0.1. En el registro ADGDR se obtiene tras el fin de la conversión, que genera una interrupción, el valor de 12 bits que se refleja en una variable global traducido a voltios.

Junto a la conversión, el módulo de comparación MAT0.1 se configura para comutar el valor del pin P1.29, de modo que la conversión se produce cada flanco de subida de la señal digital que se observa en ese pin, en el que se genera así una señal cuadrada de frecuencia igual a la de muestreo del ADC.

El DAC se utiliza para generar una señal senoidal de 1 KHz entre 0 y 3.3V a través del pin P0.23 (AOUT). Para ello se almacenan en un array 32 valores de 10 bits correspondientes al muestreo de la señal senoidal en un periodo, que se convierten con el DAC periódicamente gracias al Timer 1.

- a) A partir de las ventanas capturadas en el simulador, justo después de un RESET, conteste a las siguientes cuestiones:

Nested Vectored Interrupt Controller (NVIC)			
Id	Source	Name	E P A Priority
16	Watchdog	WDT	0 0 0 0
17	Timer 0		0 0 0 0
18	Timer 1		0 0 0 0
19	Timer 2		0 0 0 0
20	Timer 3		0 0 0 0
21	UART0		0 0 0 0
22	UART1		0 0 0 0
23	UART2		0 0 0 0
24	UART3		0 0 0 0
25	PWM1		0 0 0 0
26	I2C0		0 0 0 0
27	I2C1		0 0 0 0
28	I2C2		0 0 0 0
29	SPI		0 0 0 0
30	SSP0		0 0 0 0
31	SSP1		0 0 0 0
32	PLL0 Lock	PLOCK0	0 1 0 0
33	RTC_CIF		0 0 0 0
33	RTCAF		0 0 0 0
34	External Interrupt 0	EINT0	0 0 0 0
35	External Interrupt 1	EINT1	0 0 0 0
36	External Interrupt 2	EINT2	0 0 0 0
37	External Interrupt 3	EINT3	0 0 0 0
37	GPIO Interrupts		0 0 0 0
38	A/D Converter	ADC	0 0 0 0
39	Brown Out Detect	BOD	0 0 0 0

Symbols	
Module / Name	Location
main.c	
voltios	0x10000008
muestras	0x1000000C
NVIC_SetPriority	0x00000618
genera_muestras	0x00000638
ADC_IRQHandler	0x00000684
TIMERE_IRQHandler	0x000006E8
int_DAC	0x0000071A
init_ADC	0x00000744
init_TIMER0	0x00000790
init_TIMER1	0x000007CC
main	0x0000080E
NVIC_EnableIRQ	0x00000843
System_LPC17xx.c	
SystemCoreClock	0x10000000
SystemCoreClockUpdate	0x00000300
SystemInit	0x000004A8
startup_LPC17xx.s	
_start_0x168	0x00000168
Reset_Handler	0x00000168
NMI_Handler	0x00000170
HardFault_Handler	0x00000172
MemManage_Handler	0x00000174

Registers	
Register	Value
Core	
R0	0x00000000
R1	0x00000000
R2	0x00000000
R3	0x00000000
R4	0x00000000
R5	0x00000000
R6	0x00000000
R7	0x00000000
R8	0x00000000
R9	0x00000000
R10	0x00000000
R11	0x00000000
R12	0x00000000
R13 (SP)	0x1000280
R14 (LR)	0xFFFFFFF
R15 (PC)	0x00000168
xPSR	0x01000000

- a.1) Muestre DIRECCIÓN y CONTENIDO de la tabla de vectores, en lo referente al vector de RESET y a los de las fuentes de interrupción incluidas en el proyecto (VTOR=0x00). Justifique la respuesta. (3 pts.)

DIRECCIÓN	CONTENIDO
0x0000.0000	0x1000.02B0
0x0000.0004	0x1000.0169
:	
0x0000.0048	0x0000.06E9
:	
0x0000.0098	0x0000.06B5

SSP

PC

TIMER1 → N° vector = 18

ADC → N° vector = 38

- a.2) Modifique sobre la ventana del NVIC los cambios que ocurren tras la ejecución de las funciones de configuración, antes de la del lazo infinito del código. (1 pto.)

Idx	Source	Name	E	P	A	Priority
16	Watchdog	WDT	0	0	0	0
17	Timer 0		0	0	0	1
18	Timer 1		1	0	0	1
19	Timer 2		0	0	0	1
20	Timer 3		0	0	0	0
21	UART0		0	0	0	0
22	UART1		0	0	0	0
23	UART2		0	0	0	0
24	UART3		0	0	0	0
25	PWM1		0	0	0	0
26	I2C0		0	0	0	0
27	I2C1		0	0	0	0
28	I2C2		0	0	0	0
29	SPI		0	0	0	0
30	SSP0		0	0	0	0
31	SSP1		0	0	0	0
32	PLL Lock	PLOCK0	0	1	0	0
33	RTC CIF		0	0	0	0
34	RTC ALF		0	0	0	0
35	External Interrupt 0	EINT0	0	0	0	0
36	External Interrupt 1	EINT1	0	0	0	0
37	External Interrupt 2	EINT2	0	0	0	0
38	External Interrupt 3	EINT3	0	0	0	0
39	GPIO Interrupts		0	0	0	0
40	A/D Converter	ADC	1	0	0	0
41	Brown Out Detect	BOD	0	0	0	0

- b) A partir del código desensamblado de la función init_DAC(), mostrado a continuación, conteste a las siguientes cuestiones:

```

36: void init_DAC(void)
37: {
0x00000718 4770    BX      lr
38:     LPC_PINCON->PINSEL1 |= (2<<20);           // DAC output = P0.26 (AOUT)
0x0000071A 485F    LDR    r0,[pc,#380] ; 80x00000898
0x0000071C 6840    LDR    r0,[r0,#0x04]
0x0000071E F4401000 ORR    r0,r0,#0x200000
0x00000722 495D    LDR    r1,[pc,#372] ; 80x00000898
0x00000724 6048    STR    r0,[r1,#0x04]
39:     LPC_PINCON->PINMODE1 |= (2<<20);       // Deshabilita pullup/pulldown
0x00000726 4608    MOV    r0,r1
0x00000728 6C40    LDR    r0,[r0,#0x44]
0x0000072A F4401000 ORR    r0,r0,#0x200000
0x0000072E 6448    STR    r0,[r1,#0x44]
40:     LPC_SC->PCLKSEL0 |= (0x00<<22);        // CCLK/4 (Fpclk después del reset)
0x00000730 485A    LDR    r0,[pc,#360] ; 80x0000089C
0x00000732 6800    LDR    r0,[r0,#0x00]
0x00000734 495A    LDR    r1,[pc,#360] ; 80x000008A0
0x00000736 F8C101A8 STR    r0,[r1,#0x1A8]
41:     LPC_DAC->DACCTRL=0;                      // ?
0x0000073A F04F0000 MOV    r0,#0x00
0x0000073E 4955    LDR    r1,[pc,#340] ; 80x00000894
0x00000740 6048    STR    r0,[r1,#0x04]
42: )

```

- b.1) Indique el tamaño (en bytes) de la función.

(2 ptos.)

$$0x740 - 0x7A + 2 = \underline{\underline{40 \text{ bytes}}}$$

- b.2) Indique qué instrucciones almacenan datos en memoria.

(2 ptos.)

Marcadas con "*" en apartado b)

- c) ¿Cuál es la frecuencia de interrupción del Timer 1? Complete la instrucción que permite realizar esta configuración en el código que se muestra a continuación. (2 ptos.)

```
void init_TIMER1(void)
{
    LPC_SC->PCONP |= (1<<2);           //
    LPC_TIM1->PR = 0x00;                 //
    LPC_TIM1->MCR = 0x03;                // Reset TC on Match, and Interrupt!
    LPC_TIM1->MRO = (Fpclk/Fout/N-muestras) - 1; // (Fpclk/Fout/N-muestras) - 1;
    LPC_TIM1->EMR = 0x02;                //
    LPC_TIM1->TCR = 0x01;                //
    NVIC_EnableIRQ(TIMER1_IRQn);         //
    NVIC_SetPriority(TIMER1_IRQn, 1);     //
}
```

$$F_{\text{interrup.}} = F_{\text{out}} * N\text{-muestros} = 1000 * 32 = \underline{\underline{32 \text{ kHz}}}.$$

(TIMER1)

- d) Complete la instrucción que configura el MAT0.1 del Timer 0 para conseguir la frecuencia de muestreo del ADC deseada, en el código que se muestra a continuación. (2 ptos.)

```
void init_TIMERO(void)
{
    LPC_SC->PCONP |= (1<<1);           //
    LPC_PINCON->PINSEL3 |= 0x0C000000; // LPC_TIM0->PR = 0x00; // LPC_TIM0->MCR = 0x10; // LPC_TIM0->MR1 = (Fpclk/F_muestreo/2) - 1; Se han de producir DOS Match para iniciar la conversión!!!!
    LPC_TIM0->EMR = 0x00C2;           // LPC_TIM0->TCR = 0x01;           //
}
```

- e) Calcule el tiempo de conversión del ADC. (2 ptos.)

$$t_{\text{conv}} = 65 * T_{\text{clk}}_{(\text{ADC})} = 65 * \frac{1 + \text{CLKDIV}}{F_{\text{pclk}}} = \underline{\underline{5,2 \mu\text{s}}}.$$

Ejercicio 2 (9 puntos)

Se desea implementar un sistema de memoria SRAM de 256Kx8 para un uP de 8 bits con dispositivos de tipo:

- GS72108AGP.
- CY62256N.

NOTA: El patillaje de ambos tipos de memorias, así como las características básicas del módulo EMC del LPC1788 se adjuntan en un ANEXO al final del documento.


- a) Indique número de chips a usar en cada caso y tipo de ampliación/organización que se debería implementar entre ellos. ¿Qué configuración será la más adecuada si se desea minimizar el número de chips (tamaño de la tarjeta) y el espacio de mapa usado? (2 ptos.)

1 chip GS72108AGP, que es de 256K8. Config óptima
No hay ampliación ni organización

- b) Finalmente se realiza el diseño para un LPC1788, configurado en 32 bits y con ordenación Little Endian, a partir de la dirección 0x93000000. Conteste de forma justificada a las siguientes preguntas.


- b.1) Dibuje el diseño del sistema de memoria a implementar que minimice el número de chips a usar. ¿Qué tipo de ampliación/organización se está usando en este caso? (3 ptos.)

4 chips de 256K8 (GS72108AGP), pues de la CY62256N necesitan 8 chips.
↓
Ordenación en 4 bancos. $\Rightarrow 4 \times 256K8 = 1M8$ se implementa



(Por simplificar obviaremos el prefijo "MC-" de los líneas del uC)

- b.2) A la hora de conectar la línea de \overline{CE} de los chips de memoria realice decodificación completa. ¿Cuál será la última posición usada por este segmento en el mapa del uC? (3 ptos.)



b.3) Indique también cuál sería la configuración del registro STATICCONFIGx necesario.

(1 pto.)

Usamos CSS en 32 bits así que:

~~STATICCONFIG1 = 0x00000082~~

Ejercicio 3 (7 puntos)

Se desea ahora hacer el diseño de un mapa de memoria para un uP de 16 bits con las características siguientes:

- A0-A23; R/W; \overline{BHE} (Bus High Enable, validación de parte alta del dato) y \overline{BLE} ; ordenación Big Endian.

El diseño debe adaptarse a una aplicación de control de acceso a una fábrica, cuyas características se muestran a continuación:

- Se desea reservar 256Kbytes para la aplicación, tablas de datos constantes y tabla de vectores.
- Se desea reservar 256Kbytes para datos variables y 128Kbytes para la pila.
- Se desea incluir en el sistema 2 periféricos para tarjetas chip de 32 registros y sendos interfaces de gestión de apertura de puertas de 4 registros. Todos ellos son de 8 bits.


Para realizar el mapeado de los dispositivos necesarios se debe tener en cuenta que el uP ha de tener la tabla de vectores ubicada a partir de la dirección 0, que se puede usar cualquier tipo de chip comercial de memoria, que no se pueden dejar espacios libres entre los distintos segmentos de memoria y que se desea implementar exactamente la cantidad indicada.

- a) Diseñe el mapa funcional y físico del sistema, rellenando la tabla mostrada a continuación, de los segmentos de memoria volátil (RAM), no volátil (ROM) y periféricos (IO).
- (3 ptos.)

	Funcionalidad	Direcciones (Inicio-Fin)	Chips a implementar
RAM	2 BANCOS DATOS VOLATILES Y PILA 384K8	0x040000 ↑ 0x09FFFF	2 chips de 128K8, 1 cada banco 1 chip de 64K8, 1 cada banco
ROM	2 BANCOS DATOS CONSTANTES APLICACIÓN 256K8	0x000000 ↑ 0x03FFFF	2 chips de 128K8 1 en cada banco
IO	2 X PERIF TABLAS CHIP 32x8 2 X PERIF APERTURA 4x8	0x0A0000 0x0A003E 0x0A0001 0x0A003F 0x0A0040 0x0A0048 0x0A0041 0x0A0049 5 ↑ L12...L15	4 chips. 1 de 32 y 1 de 4 bytes en cada banco.


- b) Realice la lógica de decodificación que genere las señales de \overline{CS} de los 3 segmentos (\overline{CSRAM} , \overline{CSROM} y \overline{CSIO}) usando decodificación incompleta. Indique con cuántas direcciones diferentes se accede a cada posición de memoria no volátil. (2 ptos.)

A19	A18	A17	A16	
0	0	X	X	\overline{CSRROM}
0	1	X	X	\overline{CSRROM}
1	0	0	X	\overline{CSIO}
1	0	1	0	\overline{CSIO}



- c) A la vista del circuito de lógica de decodificación generado a partir de la señal \overline{CSIO} indique en un diagrama la dirección inicial y final de los 4 periféricos e interfaces incluidos en el mapa. (2 ptos.)

NOTA: Suponga para este apartado que el rango de mapa direccionado por la señal \overline{CSIO} empieza en la dirección 0x00100000.



Parte alta BUS \rightarrow Dirección PATA
 $\oplus A6 = 1$

Parte baja BUS \rightarrow Dirección PATA
 $\oplus A6 = 0$

Dirección Alta $\oplus A6 = 1$

Pir Prej. $\oplus A6 = 1$

2N	2N+1	
0x00100000	TC0	TC1
0x0010003E	AP0	AP1
0x00100040		
0x00100048		
		0x00100001
		0x0010003F
		0x00100041
		0x00100049

ANEXO (Código del Programa. Ejercicio 2)

```
#include <LPC17xx.H>
#include <Math.h>
#define F_cpu 100e6 // Defecto Keil (xtal=12Mhz)
#define F_pclk F_cpu/4 // Defecto despues del reset
#define F_muestreo 100 // Fs=100Hz (Cada 10ms se toma una muestra del canal 0)
#define pi 3.14159
#define F_out 1000
#define N_muestras 32
#define V_refp 3.3

uint16_t muestras[N_muestras]; // Array para guardar las muestras de un ciclo de un seno
float voltios;

void genera_muestras(uint8_t muestras_ciclo)
{
    uint8_t i;
    for(i=0;i<muestras_ciclo;i++)
        muestras[i]=1023*(0.5 + 0.5*sin(2*pi*i/muestras_ciclo)); // Ojo! el DAC es de 10bits
}

void ADC_IRQHandler(void)
{
    voltios= ((LPC_ADC->ADGDR >>4) & 0xFFFF)*3.3/4095; // se borra automat. el flag DONE al leer ADCGDR
}

// Timer 1 interrumpe periódicamente a F = F_out x N_muestras !!!! 
// La muestra correspondiente del array, se saca al DAC en cada interrupción
void TIMER1_IRQHandler(void)
{
    static uint8_t indice_muestra;
    LPC_TIM1->IR|= (1<<0); // 
    LPC_DAC->DACR= muestras[indice_muestra++]<< 6; // ?
    indice_muestra= 0x1F;
}

void init_DAC(void)
{
    LPC_PINCON->PINSEL1|= (2<<20); // DAC output = P0.26 (AOUT)
    LPC_PINCON->PINMODE1|= (2<<20); // Deshabilita pullup/pulldown
    LPC_SC->PCLKSEL0|= (0x00<<22); // CCLK/4 (Fpcik despues del reset) (100 Mhz/4 = 25Mhz)
    LPC_DAC->DACCTRL=0; // 
}
```

```

void init_ADC(void)
{
    LPC_SC->PCONP|= (1<<12);           // Power ON
    LPC_PINCON->PINSEL1|= (1<<14);     // ADC input= P0.23 (ADO.0)
    LPC_PINCON->PINMODE1|= (2<<14);    // Deshabilita pullup/pulldown
    LPC_SC->PCLKSEL0|= (0x00<<8);     // CCLK/4 (Fpclk después del reset) (100 Mhz/4 = 25Mhz)
    LPC_ADC->ADCR= (0x01<<0)|        // Canal 0
                    (0x01<<8)|        // CLKDIV=1 (Fc1k_ADC=25Mhz / (1+1)= 12.5Mhz)
                    (0x01<<21)|        // PDN=1
                    (4<<24);         // Inicio de conversión con el Match 1 del Timer 0

    LPC_ADC->ADINTEN= (1<<0)|(1<<8); // Hab. interrupción fin de conversión canal 0
    NVIC_EnableIRQ(ADC_IRQn);          //
    NVIC_SetPriority(ADC_IRQn,2);       //

}

/* Timer 0 en modo Output Compare (reset TOTC on Match 1)
Counter clk: 25 MHz   MAT0.1 : On match, Toggle pin/output (P1.29)
Cada 2 Match se provoca el INICIO DE CONVERSIÓN DEL ADC
Habilitamos la salida (MAT0.1) para observar la frecuencia de muestreo del ADC */

void init_TIMERO(void)
{
    LPC_SC->PCONP|=(1<<1);           //
    LPC_PINCON->PINSEL3|= 0x0C000000; //
    LPC_TIMO->PR = 0x00;              //
    LPC_TIMO->MCR = 0x10;             //
    LPC_TIMO->MR1 =                  ; // Se han de producir DOS Match para iniciar la conversión!!!!
    LPC_TIMO->EMR = 0x00C2;           //
    LPC_TIMO->TCR = 0x01;              //
}

/* Timer 1 en modo Output Compare (reset TOTC on Match 0)
Counter clk: 25 MHz   MAT1.0 : On match, salida de una muestra hacia el DAC */
void init_TIMER1(void)
{
    LPC_SC->PCONP|=(1<<2);           //
    LPC_TIM1->PR = 0x00;              //
    LPC_TIM1->MCR = 0x03;             // Reset TC on Match, and Interrupt!
    LPC_TIM1->MRO =                  ; //
    LPC_TIM1->EMR = 0x02;             //
    LPC_TIM1->TCR = 0x01;              //
    NVIC_EnableIRQ(TIMER1_IRQn);      //
    NVIC_SetPriority(TIMER1_IRQn,1);   //

}

int main(void)
{
    NVIC_SetPriorityGrouping(2);
    genera_muestras(N_muestras);
    init_ADC();
    init_DAC();
    init_TIMERO();
    init_TIMER1();
    while(1);
}

```

ANEXO (Patillaje de Memorias. Ejercicio 2)

GS72108AGP

A4		1 ●	36
A3		2	35
A2		3	34
A1		4	33
A0		5	32
CE		6	31
DQ1		7	30
DQ2		8	29
V _{DD}		9	28
V _{SS}		10	400 mil SOJ
DQ3		11	27
DQ4		12	26
WE		13	25
A17		14	24
A16		15	23
A15		16	22
A14		17	21
A13		18	20

36-pin
256 K8

CY62256N

A5	1	28	V _{CC}
A6	2	27	WE
A7	3	26	A4
A8	4	25	A3
A9	5	24	A2
A10	6	23	A1
A11	7	22	OE
A12	8	21	A0
A13	9	20	CE
A14	10	19	I/O ₇
I/O ₀	11	18	I/O ₆
I/O ₁	12	17	I/O ₅
I/O ₂	13	16	I/O ₄
GND	14	15	I/O ₃

32 K8

ANEXO (Características Básicas del EMC en el LPC1788. Ejercicio 2)

Name	Description
STATICCONFIGn	<ul style="list-style-type: none"> Memory width (1:0) <ul style="list-style-type: none"> 0x0: 8 bit (reset) 0x1: 16 bit 0x2: 32 bit Page mode (3). The EMC can burst up to 4 external accesses <ul style="list-style-type: none"> 0x0: Async page mode disable (reset) 0x1: Async page mode enabled Chip select polarity (6) <ul style="list-style-type: none"> 0x0: Active LOW chip select 0x1: Active HIGH chip select Byte lane state (7). Enables different types of memory to be connected <ul style="list-style-type: none"> 0x0: For reads all the bits in BLSn[3:0] are HIGH. For writes all the bits in BLSn[3:0] are LOW 0x1: For reads and writes the respective active bits in BLSn[3:0] are LOW Extended wait (8). Uses StaticExtendedWait register to time both read and write transfers <ul style="list-style-type: none"> 0x0: Extended wait disabled (reset value) 0x1: Extended wait enabled

Four static memory chip selects.

		Data bus pins	Address bus pins	Control pins
0x8000 0000 - 0x83FF FFFF	Static memory chip select 0 (up to 64 MB)			
0x9000 0000 - 0x93FF FFFF	Static memory chip select 1 (up to 64 MB)			SRAM
0x9800 0000 - 0x9BFF FFFF	Static memory chip select 2 (up to 64 MB)	EMC_D[31:0]	EMC_A[25:0]	EMC_BLS[3:0], EMC_CS[3:0], EMC_OE, EMC_WE
0x9C00 0000 - 0x9FFF FFFF	Static memory chip select 3 (up to 64 MB)			