

# TEMA 3

## PLANIFICACIÓN O REORDENAMIENTO (*SCHEDULING*) DE INSTRUCCIONES

### ÍNDICE

- 3.1. CONCEPTOS FUNDAMENTALES
- 3.2, 3.4 PLANIFICACIÓN ESTÁTICA. DESARROLLO DE BUCLES.
- 3.3. PLANIFICACIÓN DINÁMICA (Algoritmo
- 3.5. TÉCNICAS SOFTWARE AVANZADAS
- 3.6. CONCLUSIONES Y EJEMPLOS  
PLANIFICACIÓN ESTÁTICA VS. DINÁMICA


CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
- - -  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70





# 3.1. CONCEPTOS FUNDAMENTALES

- Definición de Planificación, secuenciamiento o reordenamiento: cambiar el orden (reordenar) instrucciones para evitar bloqueos.
- Objetivo: eliminar riesgos (y reducir bloqueos). Típicamente se pueden evitar los bloqueos de datos. Bq de control se vieron 2.8,2.9. Bq estructurales  
  - Recordar: dependencias WAR, WAW ficticias, se pueden evitar cambiando el orden de registros. Luego es importante tener un conjunto amplio de registros renombrar y reordenar (ventaja RISC).
  - Pero dependencias reales RAW no pueden eliminarse, solo se puede evitar con un algoritmo (habrá algoritmos con más RAW y otros con menos RAW). Este es tema relativo a la Arquitectura sino a la Algorítmica.
- Conclusión: realmente un programa podría escribirse atendiendo a las dependencias reales, sin ser necesarios en un primer momento los registros.
- Claro que cuando se diseña un procesador como máquina sí obligatoriamente los registros como el estado de la máquina al menos en un periodo.  
⇒ Objetivo: intentar que el programa se ejecute como el grafo sig


CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70





Renombrado.  
Ejemplo



“Ensamblador” con grafo de



Unidad Funcional (ALU)



Los registros (celeste) son prescindibles




CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
...  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



# Límite de las prestaciones

- En encadenamiento básico, un bloqueo por cualquier dependencia totalmente la cadena (máquina): aumenta el CPI
- Luego, reordenando podemos eliminar c. bq. (típicamente de datos).
- Pero existe un límite (en la aceleración alcanzable...):
  - $\Rightarrow$  límite de CPI (*data flow limit* o límite de flujo de datos)
- Ejemplo: Supongamos que las fases “accesorias” de una instrucción (como la búsqueda de la instrucción se busca, decodifica, etc.) duran cero ciclos, y que únicamente el tiempo apreciable las operaciones (entre ellas el acceso a la memoria)
  - Realmente los procesadores actuales han llegado prácticamente a este límite.
- El grafo de dependencias se convertiría en un cronograma (sólo fases E y M)



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



# Planificación instrucciones FP - INT

- Generalmente la duración de las unidades funcionales U.F. FP es más larga que la de las unidades funcionales INT. Datos: problema clásico de los años '60 (código científico, sustracción de punto flotante, electrónica discreta).
- Típicamente un bucle (más del 90% t. de ejec.) de código FP se ejecuta con instr. INT e instr. FP. Cada grupo de instrucciones tendría su grafo de control por separado; cada grupo usa registros diferentes y propios (excepto el contador de programa que mezcla un reg. INT con otro FP) ⇒ no hay dependencias entre

⇒ Reordenación estática de instr. INT con FP muy evidente

LF	F2, 0(R1)	LF	F2, 0(R1)
MULTF	F1, F2, F3	MULTF	F1, F2, F3
DIVF	F2, F1, F4	ADDI	R1, R1, 4
ADDF	F1, F2, F3	DIVF	F2, F1, F4
SF	0(R1), F1	SLT	R2, R1, R7
<hr/>		ADDF	F1, F2, F3
ADDI	R1, R1, 4	SF	-4(R1), F1
SLT	R2, R1, R7	BNEZ	R2, bucle
BNEZ	R2, bucle		

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70



## • Planificación estática

- PERO PROBLEMA: el compilador debe conocer la arquitectura (las operaciones).
- ¡Y esto puede cambiar con la versión del procesador! El programa se compila estáticamente que hoy es rápido, mañana puede ser lento. Luego se recompilar todos los programas para conseguir el ajuste ideal (“sintonizar” entre código y procesador (técnicas dinámicas no sufren de este defecto). El ajuste entre aplicación (en este caso, su rendimiento), compilador y hw. no es perfecto).
- Lo que siempre es más ventajoso en el uso de técnicas estáticas es puede simplificarse (o usar estos recursos –transistores- para otras partes como cachés, más registros, más unidades funcionales –ALU’s-, etc.).

## • Planificación dinámica

- Veremos que la reordenación se puede hacer dinámicamente (3.3).
- IDEA: la CPU puede anotar en tiempo de ejecución las dependencias surgiendo sin bloquear la máquina (ya no se ve tan clara la ejecución de instr. que necesita un registro (debido a una RAW) se espera, sin embargo, que los operandos de tal instrucción estén disponibles realiza su fase EX y las siguientes instrucciones (sin RAW) seguirán adelante con todas sus fases).

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70



www.cartagena99.com no se hace responsable de la información contenida en el presente documento en virtud del Artículo 17.1 de la Ley de Servicios de la Sociedad de la Información y de Comercio Electrónico, de 11 de julio de 2002. Si la información contenida en el documento es incorrecta o lesiona bienes o derechos de un tercero no nosos saber y será retirada.

## 3.2, 3.4. PLANIFICACIÓN ESTÁTICA. DISEÑO DE BUCLES.

- La planificación estática está limitada por los saltos (es más difícil encontrar existen pocos casos en que se pueda).
- Siempre se puede apostar por un comportamiento T/NT en tiempo (predicción estática) y reordenar usando también instrucciones de *(especulación software)*. Pero esto conlleva a complicaciones y en general no es tan eficaz (se verá en ASP2).
- NOTA: la predicción dinámica es mucho más certera que la estática y la planificación dinámica puede sacar más partido (las reordenan más veces). La *especulación hardware* es más poderosa.
- Sin embargo, el desenrollado de bucles (*loop-unrolling*) va algo más allá de la simple reordenación, pues elimina instrucciones (de *overhead* o sobrecarga) que en su totalidad eliminan también ciertas dependencias. Por tanto, en principio se usan técnicas dinámicas, con lo que respecta a la eliminación de esas instrucciones.
- Veremos que con planificación dinámica también se hace desenrollado (simplemente usando el código original).

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70



## Resumen de desenrollado (ver práctica 4)

Suponemos bucle paralelizable (iteraciones independientes).

Ejemplo: `double s, x[M], y[M]; int i;`  
`for (i=0 ; i<M ; i++ ) y[i]= x[i] * s ;`

Duración U.F. MULT (la dependencia que dará más c. bq.) = **4 ciclos**.

Nº c. bq. entre MULT y Store = Duración - 1 (-1) = 4 - 1 - 1 = 2

(el último -1 porque el Store de DLX usa el dato

Como regla general, necesito desenrollar **1+(Nº c. bq. en la dependencia)**  
3+1 iteraciones. Si N° c.bq.=0 habría que desenrollar 1 iter., es decir **como está**. Nos concentramos en un desenrollado sistemático en tal de

```
for (i=0 ; i<M%3 ; i++) y[i]= x[i] * s; //star-up
for ( ; i<M ; i+=3 ) {
    y[i+0]= x[i+0] * s ;
    y[i+1]= x[i+1] * s ;
    y[i+2]= x[i+2] * s ;
}
```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



- En ensamblador, se distingue entre **instrucciones útiles** (de cómputo y memoria de los datos y resultados) e **instrucciones de sobrecarga** (las últimas son las que regulan el bucle (por estar escrito en lenguaje imperativo) y pueden eliminarse si se desenrollara “infinitas” veces **en un lenguaje orientado a vectores, no existiría tal bucle.**

bucle\_orig:

```

LD      F2, 0(R1)
MULTD  F4, F2, F24 ; F24 contiene el valor de s
SD      (R3)0, F4
;-----
ADDI   R1, R1, 8
ADDI   R3, R3, 8
SLTI   R7, R1, fin_array_x; constante apunta al final
BNEZ   R7, bucle_orig

```

### Desenrollado sistemático

#### 1. Se despliegan varias iteraciones

bucle\_intermediol:

```

LD      F2, 0(R1)
MULTD  F4, F2, F24 ; F24 contiene el valor de s
SD      (R3)0, F4
ADDI   R1, R1, 8
ADDI   R3, R3, 8
SLTI   R7, R1, fin_array_x;

```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70

```

; el salto sobra, luego la instr. anterior de comp
LD      F2, 0(R1)
MULTD  F4, F2, F24
SD      (R3)0, F4
ADDI   R1, R1, 8
ADDI   R3, R3, 8
SLTI   R7, R1, fin_array_x;
; el salto sobra, luego la instr. anterior de comp

```

```

LD      F2, 0(R1)
MULTD  F4, F2, F24
SD      (R3)0, F4
ADDI   R1, R1, 8
ADDI   R3, R3, 8
SLTI   R7, R1, fin_array_x
BNEZ   R7, bucle_intermedio1

```

2. Se eliminan las instrucciones inútiles, modificando direcciones de los operandos inmediatos. Notar como ciertas dependencias reales en *overhead* van desapareciendo. Y que la cantidad de instrucciones eliminadas guarda una proporción directa con el número de iteraciones.

bucle\_intermedio2:

```

LD      F2, 0(R1)
MULTD  F4, F2, F24 ; F24 contiene el valor de s
SD      (R3)0, F4

```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



```

LD      F2, 8(R1)
MULTD  F4, F2, F24
SD      (R3)8, F4

LD      F2, 16(R1)
MULTD  F4, F2, F24
SD      (R3)16, F4
;-----
ADDI   R1, R1, 8*3
ADDI   R3, R3, 8*3
SLTI   R7, R1, fin_array_x
BNEZ   R7, bucle_intermedio2

```

3. Se renombran registros para evitar dependencias ficticias WAR, notación con primas (') por simplicidad (el DLX utilizaría registros 1

bucle\_intermedio3:

```

LD      F2, 0(R1)
MULTD  F4, F2, F24 ; F24 contiene el valor de s
SD      (R3)0, F4

LD      F2', 8(R1)
MULTD  F4', F2', F24
SD      (R3)8, F4'

```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70

```

LD      F2'', 16(R1)
MULTD  F4'', F2'', F24
SD      (R3)16, F4''
;-----
ADDI   R1, R1, 8*3
ADDI   R3, R3, 8*3
SLTI   R7, R1, fin_array_x
BNEZ   R7, bucle_intermedio3

```

4. Se entrelazan sistemáticamente las instrucciones de las distintas iteraciones.

bucle\_desenrollado:

```

LD      F2, 0(R1)
LD      F2', 8(R1)
LD      F2'', 16(R1)

MULTD  F4, F2, F24 ;   F24 contiene el valor de s
MULTD  F4', F2', F24
MULTD  F4'', F2'', F24

SD      (R3)0, F4
SD      (R3)8, F4'
SD      (R3)16, F4''
;-----
ADDI   R1, R1, 8*3

```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70

```

ADDI   R3, R3, 8*3
SLTI   R7, R1, fin_array_x
BNEZ   R7, bucle_desenrollado

```

Ahora se ve que las dependencias más largas no producen c.bq. (de desenrollado 3 iteraciones)

5. Opcionalmente se reordenan las instrucciones para reducir algún c. b. (de la dependencia más larga). Típicamente se mezclan las instr. FP c.

bucle\_desenrollado\_opc:

```

LD     F2, 0(R1)
LD     F2', 8(R1)
LD     F2'', 16(R1)
MULTD F4, F2, F24 ;   F24 contiene el valor de s
MULTD F4', F2', F24
MULTD F4'', F2'', F24
ADDI R1, R1, 8*3
SD     (R3)0, F4
SD     (R3)8, F4'
SD     (R3)16, F4''
SLTI   R7, R1, fin_array_x ;   Quito c.bq. entre SLTI y
ADDI   R3, R3, 8*3
BNEZ   R7, bucle_desenrollado_opc

```



Nota: gracias a utilizar ADDI R1,... de “colchón” entre la dependencias, el n° de iter. desenrolladas podría haber sido menor.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



- **Aceleración:** ¡cuidado! al reducir el número de instrucciones, el  $N_{instr} * CPI$  o tb **Ciclos / elem. procesado** como medida de rendimiento.

	Bucle original	Bucle desenrollado	Desenrollado iterativo
Instr./elem array	(3 instr útiles + 4 instr overhead) / elem	(3*3 instr útiles + 4 instr overhead) / 3 elem array = (3 instr útiles + 4/3 instr overhead) /elem	(3*K instr útiles + 4 instr overhead) / 3 elem array = (K → 3 instr útiles + 4/3 instr overhead) /elem
$F_{saltos}$	1/7 = 14.3%	1/13 = 7.7%	0%
Estimación ciclos / elem array	7 instr+(1 LD-MULTD + 2 MULTD-SD + 1 SLTI-BNEZ) c.bq. datos + casi 1 c.bq. control = casi 12 Ciclos	(13 instr + casi 1 c.bq. control) / 3 elem array = casi 14/3 ciclos / elem = 4.66^	(3*K instr útiles + 4 instr overhead) / 3 elem array = (K → 3 instr útiles + 4/3 instr overhead) /elem
Tam código estático (bytes)	7 * 4	13 * 4	3 * 4
<b>Notas</b>	Tal vez surja un bloqueo estructural. Se pueden eliminar algunos c.bq. datos reordenando	Tal vez surjan bq estr.; Desprecio iteraciones de arranque	Prestación iterativa. Tamaño estático fallos de

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



- Ejercicio: eliminar c.bq. control con diversas técnicas de saltos retrados en el uso de BTB.
- Ejercicio: se podrían haber eliminado algunos c.bq. datos reordenando
- Prestaciones máximas si desenrollo “infinitas” veces

$x[0] = x[0] * s ;$

$x[1] = x[1] * s ;$

...

$x[M-1] = x[M-1] * s ;$

- CONCLUSIONES:

- Se han reducido las instr. overhead (estamos “rescribiendo” el código de leng. iterativo para hacerlo más rápido)
- Se aumenta las posibilidades de planif. estática, en cuanto se reduce el porcentaje de saltos (por cada salto, hay más instr. de otro tipo)
- Se necesitan más registros
- Se ha de conocer la endoarquitectura de la CPU (duración de los buffers de bypass, etc.)


CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



# 3.3. PLANIFICACIÓN DINÁMICA

- Hasta ahora todas las técnicas de segmentación ejecutan las instrucciones en orden. Si una instrucción no puede ejecutarse, la cadena se para completamente.

Cronograma sin planificación dinámica




- La espera que ADDF introduce en SUBF, ADDI, ..., podría permitiera que la ejecución (EX) no se hiciera en orden (*out-of-order*) permitiendo que SUBF y ADDI comiencen antes su ejecución (EX).
- Es decir, estamos reordenando la fase EX en tiempo de ejecución (c

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



## Cronograma usando Planificación dinámica




- Recordar grafo de dependencias  $\Rightarrow$  límite de CPI (*data flow limit* o *data hazard*). Esto se **intenta conseguir** dinámicamente como en el cronograma.
- La fase de decodificación (ID) siempre debe ir en orden (resolviendo dependencias).
- En el DLX vamos a suponer que se comprueban las dependencias y se eliminan los riesgos estructurales en una única fase (ID o IS).
- La etapa ID (IS), por tanto, se puede considerar que debe hacer dos cosas:
  - Decodificación y Emisión (*Issue*): Decodificar la instrucción y emitir los operandos (resolviendo dependencias de datos y riesgos estructurales (anotándolos de forma que se puedan eliminar)).
  - Lectura de operandos (*Read Operands*): Leer los operandos (resolviendo dependencias de datos y riesgos estructurales (anotándolos de forma que se puedan eliminar)) y esperar por los operandos que tienen RAW cercana) y esperar por los operandos que tienen RAW cercana).

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



- Todas las instrucciones pasan en orden por la etapa ID o ISSue, y pueden ser detenidas o desviadas a la unidad de ejecución correspondiente. El Issue no puede desordenarse, porque entonces no se sabrían las dependencias).



- Apuntar la información de dependencias en algún sitio:
  - Si la anotación es una tabla central, el algoritmo se llama (centralizado (**scoreboard**)).
  - Si la anotación es distribuida, el principal algoritmo es el de R. T

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



# Algoritmo de Tomasulo.

- Técnica de planificación dinámica de instrucciones con gestión de dependencias. Inicialmente, en el IBM/360 (1967, Robert Tomasulo) era sólo para instrucciones de punto flotante (FP). Hoy se aplica a todas las instrucciones, y la mayoría de procesadores modernos llevan un algoritmo similar al clásico (estudiaremos el clásico pero no los modernos, porque es el explicado en los libros generalmente).
- Este algoritmo se puede aplicar a otro tipo de sistemas donde hay recursos compartidos por diversos agentes, y se quieren gestionar los recursos de manera distribuida. Evidentemente la implementación que veremos aquí es para un procesador.
- Durante su ejecución provoca un reordenamiento dinámico en la ejecución de las instrucciones, aunque la emisión sigue siendo en el orden del código.
- Permite la ejecución de instrucciones no dependientes de otras a las que estas últimas estén bloqueadas esperando por algún operando fuente.
- Va a realizar un renombrado dinámico de registros para eliminar las dependencias (WAR, WAW) entre instrucciones. Todos los registros se renombran y el nuevo nombre que toman se llama etiqueta (*tag*).

26.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



# Definiciones

En este algoritmo se ponen una serie de entradas en cada UF, llamada reserva RS. A éstas llegan las emisiones (IS) de instrucciones con todas las de la misma, también llegan los valores de los operandos fuente, si hay una cierta información (etiqueta) que indica que operando falta (no se bloquea).

- **Estación de Reserva (Reservation Stations, R.S.):** Lugar donde se almacenan las instrucciones emitidas junto a las ALU's (U.F.), hasta que pueden ser ejecutadas por una U.F. Esta espera se debe a la no disponibilidad de todos los operandos fuente. RAW: una instrucción anterior aún no ha generado algún operando fuente. Una estación de reserva contiene una serie de campos para anotar el valor de los operandos fuente (y el valor del resultado de la operación y la etiqueta asociada al registro de destino).

En la implementación del alg. Tomasulo, las estaciones de reserva se asocian a los registros asociados a las unidades funcionales. De manera que forma una cola de instrucciones a la entrada de la unidad funcional (de una operación no es muy común, como DIV, a muchas si es muy frecuente contendrá la información necesaria para la ejecución de la instrucción: la llegada de los operandos que le falten (en caso de que la instrucción

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
- - -  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70




- **Buffers de Memoria**: Son las R.S. para instrucciones de carga/almacenamiento, lugar dónde esperan los accesos a memoria emitidos hasta que disponen de los operandos y el bus de memoria (caché) está libre. En el alg. clásico se usan buffers separados para instrucciones de carga y para los de almacenamiento.
- **Bus Común de Datos (Common Data Bus, CDB)**: Une la salida de las UF funcionales y la carga de memoria con el fichero de registros, las estaciones de reserva (y los buffers). Las UF mandan el dato de salida a través de él para que sea almacenado en los elementos de la CPU (es decir, se usa en la fase WB, produciendo el dato). Trata de un recurso común por el que hay que competir. En general, las UF suelen tener más de un CDB (p.ej. uno para enteros y otro para floats). El número de WB por cada ciclo puede ser mayor que 1. Cualquier CDB tiene un buffer (uno para el resultado de una operación (32 líneas para INT/float, otro para la etiqueta asociada al mismo (tamaño  $\log_2$  del número de elementos)).
- **Etiqueta (tag)**: Son identificadores que se asocian a los registros destino. Cuando se emite una instrucción. A partir de renombrar un registro destino, es ésta la que circula por toda la CPU (estaciones de reserva, buffers, registros, CDB, etc.). Una etiqueta estará en uso desde que la instrucción es emitida hasta que su resultado es puesto en el CDB. En el alg. clásico el nombre coincide con el de la R.S. Por ej. si la UF de MULT tiene 3 Ficheros de Reserva, sus etiquetas serán MULT1, MULT2, MULT3 (codificadas en binario).

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



Es el  
 sus  
 hay  
 ade  
 erva  
 tests  
 ). So  
 inas  
 te C  
 use  
 e)  
 que  
 let  
 ) de  
 nite  
 uet  
 la  
 www.cartagena99.com no se hace responsable de la información contenida en el presente documento en virtud del Artículo 17.1 de la Ley de Servicios de la Sociedad de la Información y de Comercio Electrónico, de 11 de julio de 2002.  
 Si la información contenida en el documento es incorrecta o lesiona bienes o derechos de un tercero no ganamos saber y será retirada.

# Esquemático Algoritmo Tomasulo clásico



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



# Etapas Pipeline

- Se puede definir la especificación exacta (en lenguaje C o con algoritmo de Tomasulo. Esto se implementa luego en hardware.

Dado que con la arquitectura hardware del algoritmo de Tomasulo bloqueará cuando haya RAW, la cadena (unidad de control) debe cargar

- **Fetch (IF):** Acceso a caché de instrucciones para leer instrucción a
- **Issue (IS):** Emisión de la instrucción. En el alg. clásico en esta etapa solo ciclo (hoy en día esta etapa dura varios ciclos de reloj). Realiza:
  - Decodificación
  - Lectura de operandos ya disponibles
  - Envío hacia la R.S. (esta sería la auténtica emisión).

Al final de IS, se intenta enviar una instrucción a una R (carga/almacenamiento), asignando una etiqueta al reg. destino.

- Si hay una RS. (o buffer) libre en la UF requerida por la operación de la instrucción mandando a la RS los operandos disponibles. Para los operandos disponibles, se anota la etiqueta por la que esperan.
- Si no hay RS (o buffer) libre o no quedan etiquetas libres, la etapa IS se detiene hasta que una RS de la UF afectada se libere. En el alg. clásico (y se realiza en una única fase IS) esto provoca una detención de la cadena

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
- - -  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



- **Execution (EX):** Cuando una RS (buffer) obtuvo todos sus operandos para ejecutarse. La RS puede quedar libre:
  - Al comenzar a ejecutarse en la UF (primer EX1). Entonces, esta RS queda en algún otro sitio dos campos: uno para el resultado y otro para la etiqueta asociada al valor de salida (se envía en WB junto al resultado de la operación).
  - O al final de WB. La R.S. tendrá todos los campos necesarios para ser devuelto a su fuente, resultado y etiqueta. Por motivos que veremos en ASP2, el criterio normal y será el criterio para ASP1 (mientras no se indique lo contrario).
- **Write (WB):** El resultado de una operación y su etiqueta se escriben en la memoria de manera que las RS o buffers que estén esperando por este valor (operando con etiqueta en alguno de sus operandos) lo toman, **es decir, se produce un camino de desvío a través del CDB**. Igualmente el valor del CDB se guarda en el fichero de registros FP si su etiqueta coincide con alguno. Tras esto, la etiqueta se libera. El fichero de registros deberá, por tanto, tener información sobre la última etiqueta que va asociada a cada registro.

**NOTA: fase MEM no existe (se considera dentro del EX para los buffers).**

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



# Especificación de Arquitectura de Tomas

- Campos de cada Estación de Reserva (según versión, algunos son)
  - Op: operación
  - Qj, Qk: Etiqueta de los operandos j y k. Si está vacío, el operando
  - Vj, Vk: Valores de los operandos.
  - Ocupado: Indica que la RS está en uso.
- Buffer de LD:
  - Dirección: para el acceso a memoria (etiqueta si oper. no disponib
  - Ocupado: Indica que el buffer está en uso.
- Buffer de ST:
  - Qi: Etiqueta de la RS que producirá el valor a almacenar en memo
  - Dirección: para el acceso a memoria (etiqueta si oper. no disponib
  - Vi: valor a almacenar. Estará vacío cuando Qi esté lleno.
  - Ocupado: Indica que el buffer está en uso.
- Fichero de Registros FP. Cada registro tendrá la estructura:
  - Qi: Etiqueta de la RS que producirá el valor a almacenar en el regi
  - Vi: valor del registro.
  - Ocupado: Indica que el valor actual del registro no es válido (espe

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
- - -  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



# Resolución de riesgos

Con el alg. Tomasulo, se eliminan los riesgos por dependencias. **existe bloqueo (de tipo estructural) cuando se agotan las R.S. o las**

- RAW: las anota en las estaciones de reserva y espera por las etiquetas.
- WAW: al renombrar registros, nunca se les asocia la misma etiqueta a los registros de destino que aún estén “circulando” por la CPU.
- WAR: al renombrar registros para evitar la WAW, la WAR desaparece.

*Ejemplo de renombrado:* etiquetas se llaman como R.S: (de las cuales se supone que los reg. R1, R2, F0,... no estaban “en uso” antes de este punto). Se supone que sólo quedan las RAW reales, que van formando el grafo de dependencias.

```
LD    F0, 0(R1)
LD    F2, 0(R3)
MULTD F4, F0, F2
LD    F6, 0(R2)
ADDD  F4, F6, F4
ADDD  F4, F10, F4
ADDI  R1, R1, 16
LD    F0, 8(R1)
```

```
LD    Carga1, 0(R1)
LD    Carga2, 0(R3)
MULTD Multfp1, Carga1, Carga2
LD    Carga3, 0(R2)
ADDD  Addfp1, Carga3, Multfp1
ADDD  Addfp2, F10, Addfp1
ADDI  Ent1, R1, 16
LD    Carga1, 0(Ent1); el
      Carga1 ya est
```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



# Ejemplo 1

Cronograma del fragmento: Suponemos 3 RS suma, 2 RS multiplicación y 1 RS carga. (Carga3 no existe, deberá usar Carga1 otra vez y esperar a que se libere).  
Duración Ld/St : 2ciclos (como EX+MEM). MULTD: 4 ciclos, ADDD: 4 ciclos.

```
LD      F0, 0(R1)
LD      F2, 0(R3)
MULTD   F4, F0, F2
LD      F6, 0(R2)
ADDD    F4, F6, F4
ADDD    F4, F10, F4
ADDI    R1, R1, 16
LD      F0, 8(R1)
```

Notar el reordenamiento dinámico de las fases EX. Típicamente las I y D se ejecutan en paralelo con las FP.

Mostrar el estado de las RS y de los registros, tras emitir la última suma.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
- - -  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



## Ejemplo 2: Bucles con Tomasulo

Sea el procesador DLX con algoritmo de Tomasulo con las siguientes

- 1 UF de operaciones enteras simples de un ciclo de duración, con 1 RS.
- 1 UF de Ld/St duración 2 ciclos, con buffers indep. de LD y ST, con 2 RS.
- 1 UF de operaciones FP, 4 ciclos para sumas y mult., con 3 RS.
- 1 UF de saltos de un ciclo de duración, con 1 RS.
- Existen 2 CDB, uno para operaciones enteras, y otro para punto de vista de FP.

Cronograma del código para tal DLX. Suponer BTB accede en IF y si

```
Loop: LD    F0, 0(R1)
      MULTD F4, F0, F2
      SD    0(R1), F4
      SUBI  R1, R1, 8
      BNEZ R1, Loop
```


Ejecutar dos iteraciones seguidas y comprobar el desenrollado dinámico

**NOTA:** Desenrollar para una máquina con alg. Tomasulo puede proporcionar un buen rendimiento por agotarse las RS por lo que la cadena se bloquearía y se empeoraría


CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



# Croquis: diferencia entre planificación estática y para bucle paralelizable (sólo flujo de datos)



Desenrollado estático



Desenrollado dinámico

- Tb. conviven varias iteraciones
- Adelantar emisión de instrucciones de

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



# Variaciones del Alg. Tomasulo cl

La implementación del algoritmo de Tomasulo en las máquinas a la misma idea principal del algoritmo visto, pero se puede encontrar modificaciones o adaptaciones:

- Antiguamente se aplicaba el algoritmo de Tomasulo sólo para ins (típicamente FP, código para supercomputadores científicos). D cada una era distinta para FP que para enteros. Actualmente las op también llevan planif dinámica similar al algoritmo de Tomasu secciones FP e INT están separadas y otras en común.
- En el algoritmo clásico etiqueta y R.S. son lo mismo. Se supone una luego para poder emitir, el requisito es único: ¿hay RS disponible termina la ejecución, se devuelve el resultado a la RS. La RS pond el CDB cuando este está libre, quedando libre la R.S. (y la eti usaremos el algoritmo clásico (**libro Henn-Patt**) mientras no se diga
- Arquitectura con RS que se liberan al empezar la fase EX (c operandos fuente están disponibles). Cuando la UF termina la ejecuc resultado de la operación en otro registro interno. En cuanto haya libera tal registro interno.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70



- Arquitectura con “piscina de etiquetas” (*tagpool*). Las etiquetas común y compartido. Para emitir una instrucción, requisito doble: etiqueta disponible y una RS libre (la etiqueta tiene asociado hardware). El Reg destino se renombra con la etiqueta (y no coincide).
- Un ejemplo usual de piscina de etiquetas donde las RS se liberan en micros que renombran, dinámicamente y para todas las instr. emitidos lógicos (de usuario, de las instr. de ensamblador) por registros físicos (visibles al programador). Los registros físicos funcionan como etiquetas, pero muchos más registros físicos que lógicos. **Ej Power PC, MIPS**
- El conjunto de RS puede ser: *a*) común para todas las UF, *b*) separados por UF, *c*) RS FP, *c*) cada UF tenga sus RS asociadas y propias (como Tomasul).
- Todos tienen varios CDB para permitir más de una escritura al mismo registro.
- En algunos micros la fase WB no existe, en el último ciclo de ejecución se escribe directamente al bus común (como se hace en el DLX sin planificación dinámica, el desvío de un bypass no tarda ningún ciclo). Así se acercan al límite flujo de datos.
- La cadena tiene diferente número de etapas (no es la clásica de 5). Generalmente la fase IS se subdivide en varias subfases, pues hay que hacer varias operaciones: decodificación, lectura operandos, renombrado, emisión.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



# Dependencias de Memoria

- Los accesos a memoria (ejecutados en búferes de carga y de descarga) pueden tener dependencias entre los datos que leen o escriben en memoria.
- Para ello debe ocurrir que la dirección de un acceso sea igual a la de otro. Evidentemente esta dependencia no se puede detectar en t. de compilación.
  - SW 20(R3), R9
  - LW R1, 8(R4) Si ocurre que:  $20+R3 = 8+R4 \Rightarrow R4 = R3 + 12$
- Ej: Antes de que un Load acceda al caché, se debe comparar su dirección con todas las de los búferes de almacenamiento. Si hay coincidencia, se debe esperar a que exista una dependencia real en memoria, y hay que esperar a que el Store exista. Si no existiera tal comparación de direcciones, no se podría ejecutar un Load antes de que acabaran todos los Store (caché actualizado). Y los Store suelen ejecutarse antes que las instrucciones en ejecutarse (ver cronogramas, p ej. bucle del Ejemplo 3.1).
- Los búferes de Store son como un buffer de escritura (conservan los datos antes de ser escritos). Los Store se guardan en el buffer y se dan por realizados. Los Store son más prioritarias (hay otras instr. esperando por sus datos).
- En procesadores con pocos registros de usuario (CISC) el código de los programas tiene muchos accesos a memoria. El riesgo es mayor y se necesita más hw para resolverlo.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70



# Tomasulo en procesadores actuales

- En general los micros con planif dinámica son capaces de emitir instrucciones a la vez, y su arquitectura es muy potente.
- Uno de los primeros microprocesadores con planif dinámica fue **M620** (1995). Es un ejemplo muy bueno: su cadena (4 fases: I, D, E, W) arquitectura es muy similar al algoritmo clásico Tomasulo. Poseía por cada UF:
  - Dos unidades enteras simples (1 ciclo).
  - Una unidad entera compleja (3 a 20 ciclos) para MULT y DIV.
  - Una unidad de carga-almacenamiento (1 ciclo si acierta en caché).
  - Una unidad de punto flotante (31 ciclos DIVFP, 2 ciclos ADDFP).
  - Y una unidad de saltos, que actualice BTB en caso de fallo de predicción.
- **Pentium Pro** (su parte INT es idem que P.II, P.III y similar al P4). 11 fases. Posee 40 R.S. comunes a todas las UF:
  - Dos unidades enteras (1 ciclo). Una de ellas se usan para saltos en caso de fallo de predicción). La otra se usa también para m divisiones enteras.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70




- Dos unidades FP para multiplicaciones y divisiones de Realmente solo puede empezar en el mismo ciclo una de ellas.
- Una unidad de carga (1 ciclo).
- Una unidad de almacenamiento más compleja (lleva un buffer
- **MIPS R10000** (similar a los actuales). Posee 16 R.S. para INT, 16 p Ld-St:
  - Dos unidades enteras (una también sirve para saltos, y la o INT).
  - Una unidad para cálculo de direcciones de acceso a memo almacenamiento).
  - Una unidad de punto flotante simple (sólo para ADDFP).
  - Una unidad de punto flotante compleja (DIV, MULT, SQRT-F
- Las unidades funcionales suelen ser segmentadas excepto en las divi

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 - - -  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



# Ej: Power PC 620 (similar al Tomasulo)



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70



# Rendimiento del Scheduling Dinámico

- Dotar de muchas RS a una UF de corta duración no tiene sentido y se desperdicia rápidamente. Aunque cuantas más dependencias reales existan men más R.S. se necesitan.
- Pero las U.F. de larga duración suelen ser de instr poco comunes (co tampoco se requieren muchas RS. Hay que calcular el n° RS en funci y no excederse en RS, puesto que:
- Principal inconveniente del Alg. Tomasulo: alto coste hardware, solo de comparación de las R.S **y búferes acceso a memoria**. Cada R.S de etiqueta/s por la/s que espera con la/s que aparece/n en el/los CDB.
- La aceleración que se consigue para un procesador DLX pipeline (Tomasulo es de 1.58, con respecto al que no tiene planificación dinámica del compilador). No es muy alta porque el DLX tiene muchos registros que permite reducir el número de antidependencias y por tanto reordenar
- La aceleración sería mucho más alta comparando para una máquina con más registros.

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70

---

ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70



# 3.5. TÉCNICAS SOFTWARE AVAN

Existe una gran variedad de casos donde métodos simples de planificación son aplicables directamente. Veamos algunos ejemplos típicos e ilustrados.

- Los bucles de vectores son paralelizables. Pero no todos son paralelizables. P. ej. cuando hay una dependencia entre la iteración y la anterior, no podrían entrelazarse las instrucciones de las diferentes iteraciones. Ejemplo de dependencia: Serie de Fibonacci (suponemos que la operación suma es una instrucción de carga).

```
for (i=2; i<M; i++) x[i]=x[i-1]+x[i-2]; // (2 Load, 1 Store)
// Si desenrollamos:
```

```
for (i=2; i<M; i+=3) {
    x[i]=x[i-1]+x[i-2];
    x[i+1]=x[i]+x[i-1];
    x[i+2]=x[i+1]+x[i]; } // En total: (2 Load, 3 Store)
```

- Por supuesto siempre se obtiene cierta aceleración porque se elimina el overhead (e incluso algunas de acceso a memoria si el compilador optimiza).
- En general cuando en una serie hay recurrencia:  $a_i = f(a_{i-k})$  ó  $a_{i+k} = f(a_i)$ .
- Pero si  $k$  es grande puedo desenrollar  $k$  veces, con lo cual las dependencias se pueden alejar (entrelazando las  $k$  iteraciones):

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP: 689 45 44 70



www.cartagena99.com no se hace responsable de la información contenida en el presente documento en virtud al Artículo 17.1 de la Ley de Servicios de la Sociedad de la Información y de Comercio Electrónico, de 11 de julio de 2002. Si la información contenida en el documento es ilícita o lesiona bienes o derechos de un tercero naganosio saber y será retirada.

```
for (i=0;i<M; i++) x[i+4]=x[i]*s; //Si desenrollo 4
```

```
for (i=0;i<M; i+=4) {  
    x[i+4]=x[i+0]*s;  
    x[i+5]=x[i+1]*s;  
    x[i+6]=x[i+2]*s;  
    x[i+7]=x[i+3]*s; }  
}
```

- Si un bucle tiene varias líneas de código con posibles dependencias conviene separar cada línea en bucles diferentes y luego comprobar las dependencias. Finalmente desenrollar si ya se puede. Ej:

```
- for (i=0;i<M; i++) {  
    x[i]= x[i]* y[i];  
    y[i+1]= z[i]* s;  
} //parece que existe una dependencia entre
```

```
- for (i=0;i<M; i+= 2) {  
    x[i]= x[i]* y[i];  
    y[i+1]= z[i]* s;  
    x[i+1]= x[i+1]* y[i+1];  
    y[i+2]= z[i+1]* s;  
} // es ficticia si cambio el orden y separo en
```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
---  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70



```

- for (i=0;i<M; i+=2) {
    y[i+1]= z[i]* s;
    y[i+2]= z[i+1]* s;
    x[i]= x[i]* y[i];
    x[i+1]= x[i+1]* y[i+1];
} // Luego finalmente (el orden contrario sería

```

```

for (i=0;i<M; i++) y[i+1]= z[i]* s;
for (i=0;i<M; i++) x[i]= x[i]* y[i];

```

- Otro ej de bucle muy usual: sumatorio (idem para producto múltip existe dependencia entre una iteración y la siguiente a través acumuladora. Pero tal variable ha surgido de la forma en que se escri Si lo rescribo, desaparece. Por ej con varias variable acumuladora forma sería escribiendo un sumatorio con algoritmo tipo árbol):

```

- for (i=0;i<M;i++) t = t + y[i];

```

```

- for (i=0;i<M; i+=3){
    t0 += y[i+0];
    t1 += y[i+1];
    t2 += y[i+2];
}

```

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



```
}
```

```
t = t0 + t1 + t2;
```

```
//Ahora puedo ejecutar estas 3 iteraciones en paralelo (y
// quedando las dos sumas de los resultados parciales al f
```

### Ejercicio: Desarrollar el Producto escalar de dos vectores

- Encadenamiento software de iteraciones (*software pipelining*). Cuando el código es altamente paralelizable no se puede desenrollar porque no hay registros suficientes en el procesador (CISC), o porque no interesa tamaño grande de código, o porque existen dependencias reales rescribiendo el código con esta técnica.

Sea el ejemplo del apartado 3.2, 3.4: `for (i=0 ; i<M ; i++ )` y

**bucle\_orig:**

```
LD      F2, 0(R1)
```

```
MULTD   F4, F2, F24 ; F24 contiene el valor de s
```

```
SD      (R3)0, F4
```

```
; instr overhead a continuación (incred. punteros, suma)
```

```
ADDI    R1, R1, 8
```

```
ADDI    R3, R3, 8
```

```
SLTI    R7, R1, fin_array_x; constante apunta al final
```

```
BNEZ    R7, bucle_orig
```



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70

Se ve claro con un esquema en la siguiente tabla:

iter 0	LD <sup>0</sup>	MULTD <sup>0</sup>	SD <sup>0</sup>	instr overhead <sup>0</sup>		
iter 1		LD <sup>1</sup>	MULTD <sup>1</sup>	SD <sup>1</sup>	instr overhead <sup>1</sup>	
iter 2			LD <sup>2</sup>	MULTD <sup>2</sup>	SD <sup>2</sup>	i ove
iter 3				LD <sup>3</sup>	MULTD <sup>3</sup>	
iter 4					LD <sup>4</sup>	MU

← *instrucciones de arranque* → ← *iter. reordenadas* →

De la traza de ejecución normal por filas en la tabla (**flechas rojas**) a ejecución por columnas (**flechas verdes**).

El código resultante tendría unas cuantas de instrucciones de arranque (este ejemplo las tres primeras columnas) y unas cuantas de instrucciones de "finish-up" (serían las últimas 4 columnas). El resto de columnas pueden ejecutar de arriba abajo, habiendo alejado las dependencias (retocar las constantes para que sea correcto).

Sólo quedan antidependencias que no producen ciclos de bloqueo. Si un condicional esté abajo, cambio de posición las instr de overhead (retocar las constantes de los Ld/St):



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP: 689 45 44 70

<pre> ;instr overhead<sup>0</sup> SD<sup>1</sup> MULTD<sup>2</sup> LD<sup>3</sup> </pre>	<pre> bucle_encadenado: ;instr overhead<sup>0</sup> SD<sup>1</sup> (R3)0, F4 MULTD<sup>2</sup> F4, F2, F24 LD<sup>3</sup> F2, (R1)2*8 // esta columna no es correcta por que el salto estaría arriba </pre>	<pre> // código bucle_enc SD<sup>1</sup> MULTD<sup>2</sup> LD<sup>3</sup> ;instr // código </pre>
--	---	---

Los desplazamientos de los Ld/St se han calculado en función de la instrucción que pertenece cada Ld/St. En la tercera columna se han cambiado los desplazamientos de la cte de SLTI, que sería `fin_array_x-24` para que `LD F2,(R1)2*8` (array) porque las instr. overhead se han movido.

- Notar que las RAW se han convertido en WAR (que no producen RAW)
- Notar que no puede haber WAW o WAR en el bucle original (en el orden de las instr. se podrían convertir en dependencias reales e independientes)



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 ---  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70

que  
 s (y  
 de  
 a a

4

### 3.6 CONCLUSIONES: PLANIFICACIÓN ESTÁTICA DINÁMICA. RESUMEN: PROS Y CONTRAS

PLANIFICACIÓN ESTÁTICA	PLANIFICACIÓN DINÁMICA
Menos Hardware	Complicación hardware
Compilador más difícil	Compilador no tiene que
Posibles problemas de herencia (compilador debe conocer endoarquitectura)	Transparente al usuario
<b>Inconveniente:</b> Dependencia compilación- rendimiento	El hardware extrae el rendimiento en cada versión
Tamaño de código estático puede crecer ⇒ más fallos de caché	Tamaño de código estático
Ventaja: Ventana de instrucciones infinita (análisis global)	Defecto: Ventana de instrucciones (fase IF) (análisis
El compilador no puede conocer: <ul style="list-style-type: none"> <li>- valores de registros (<b>dir. acceso</b>)</li> <li>- predicción dinámica, etc.</li> </ul>	En tiempo de ejecución se <ul style="list-style-type: none"> <li>- valores de registros</li> <li>- predicción dinámica,</li> </ul>

CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
 LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
 - - -  
 ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
 CALL OR WHATSAPP:689 45 44 70



Puede eliminar instrucciones (de overhead u otras)

No puede eliminar ins

Puede necesitar muchos registros de usuario

No necesita muchos regis (son internos, ocultos al us

• Conocimiento de programas reales (o los que se van a ejecutar) es antes de ponerse a diseñar una máquina (o a elegir una)

• Dos Tendencias:

Hw simple y Compilador complejo vs. Hw complejo y Comp

Esta disyuntiva se está dando actualmente con micros avanzados aunque cada vez se traspasa más funcionalidad al hardware.



CLASES PARTICULARES, TUTORÍAS TÉCNICAS ONLINE  
LLAMA O ENVÍA WHATSAPP: 689 45 44 70  
- - -  
ONLINE PRIVATE LESSONS FOR SCIENCE STUDENTS  
CALL OR WHATSAPP:689 45 44 70